这里主要是说了从PCB设计封装来解析选择元件的技巧。元件的封装包含很多信息，包含元件的尺寸，特别是引脚的相对位置关系，还有元件的焊盘类型。当然我们根据元件封装选择元件时还有一个要注意的地方是要考虑元件的外形尺寸。引脚位置关系：主要是指我们需要将实际的元件的引脚和PCB元件的封装的尺寸对应起来。我们选择不同的元件，虽然功能相同，但是元件的封装很可能不一样。我们需要保证PCB焊盘尺寸位置正确才能保证元件能正确焊接。焊盘的选择：这个是我们需要考虑的比较多的地方。首先包括焊盘的类型。其类型包括两种，一是电镀通孔，一种是表贴类型。我们需要考虑的因素有器件成本、可用性、器件面积密度和功耗等因数。从制造角度看，表贴器件通常要比通孔器件便宜，而且一般可用性较高。对于我们一般设计来说，我们选择表贴元件，不仅方便手工焊接，而且有利于查错和调试过程中更好的连接焊盘和信号。其次我们还应该注意焊盘的位置。因为不同的位置，就代表元件实际当中不同的位置。我们如果不合理安排焊盘的位置，很有可能就会出现一个区域元件过密，而另外一个区域元件很稀疏的情况，当然情况更糟糕的是由于焊盘位置过近，导致元件之间空隙过小而无法焊接，下面就是我失败的一个例子，我在一个光耦开关旁边开了通孔，但是由于它们的位置过近，导致光耦开关焊接上去以后，通孔无法再放置螺丝了。另外一种情况就是我们要考虑焊盘如何焊接。在实际过程中我们常按一个特定的方向排列焊盘，焊接起来比较方便。元件的外形尺寸：在实际应用当中，一些元件(如有极性电容)可能有高度净空限制，所以我们需要在元件选择过程中加以考虑。我们在最初开始设计时，可以先画一个基本的电路板外框形状，然后放置上一些计划要使用的大型或位置关键元件(如连接器)。这样，就能直观快速地看到(没有布线的)电路板虚拟透视图，并给出相对精确的电路板和元器件的相对定位和元件高度。这将有助于确保PCB经过装配后元件能合适地放进外包装(塑料制品、机箱、机框等)内。当然我们还可以从工具菜单中调用三维预览模式浏览整块电路板。对于元件的选择，除了要依据设计要求外，还要选择正规厂家所生产的产品，这样才能保证实现你的设计目标。

如果阻抗变化只发生一次，例如线宽从8mil变到6mil后，一直保持6mil宽度这种情况，要达到突变处信号反射噪声不超过电压摆幅的5%这一噪声预算要求，阻抗变化必须小于10%。这有时很难做到，以 FR4板材上微带线的情况为例，我们计算一下。如果线宽8mil，线条和参考平面之间的厚度为4mil，特性阻抗为46.5欧姆。线宽变化到6mil后特性阻抗变成54.2欧姆，阻抗变化率达到了20%。反射信号的幅度必然超标。至于对信号造成多大影响，还和信号上升时间和驱动端到反射点处信号的时延有关。但至少这是一个潜在的问题点。幸运的是这时可以通过阻抗匹配端接解决问题。如果阻抗变化发生两次，例如线宽从8mil变到6mil后，拉出2cm后又变回8mil。那么在2cm长6mil宽线条的两个端点处都会发生反射，一次是阻抗变大，发生正反射，接着阻抗变小，发生负反射。如果两次反射间隔时间足够短，两次反射就有可能相互抵消，从而减小影响。假设传输信号为1V，第Y次正反射有0.2V被反射，1.2V继续向前传输，第二次反射有 -0.2*1.2 = 0.24v被反射回。再假设6mil线长度极短，两次反射几乎同时发生，那么总的反射电压只有0.04V，小于5%这一噪声预算要求。因此，这种反射是否影响信号，有多大影响，和阻抗变化处的时延以及信号上升时间有关。研究及实验表明，只要阻抗变化处的时延小于信号上升时间的20%，反射信号就不会造成问题。如果信号上升时间为1ns，那么阻抗变化处的时延小于0.2ns对应1.2英寸，反射就不会产生问题。也就是说，对于本例情况，6mil宽走线的长度只要小于3cm就不会有问题。

大量涉及蚀刻面的质量问题都集中在上板面被蚀刻的部分，而这些问题来自于蚀刻剂所产生的胶状板结物的影响。对这一点的了解是十分重要的，因胶状板结物堆积在铜表面上。一方面会影响喷射力，另一方面会阻档了新鲜蚀刻液的补充，使蚀刻的速度被降低。正因胶状板结物的形成和堆积，使得基板上下面的图形的蚀刻程度不同，先进入的基板因堆积尚未形成，蚀刻速度较快， 故容易被彻底地蚀刻或造成过腐蚀，而后进入的基板因堆积已形成，而减慢了蚀刻的速度。蚀刻设备的维护维护蚀刻设备的最关键因素就是要保证喷嘴的高清洁度及无阻塞物，使喷嘴能畅顺地喷射。阻塞物或结渣会使喷射时产生压力作用，冲击板面。而喷嘴不清洁，则会造成蚀刻不均匀而使整块电路板报废。明显地，设备的维护就是更换破损件和磨损件，因喷嘴同样存在着磨损的问题，所以更换时应包括喷嘴。此外，更为关键的问题是要保持蚀刻机没有结渣，因很多时结渣堆积过多会对蚀刻液的化学平衡产生影响。同样地，如果蚀刻液出现化学不平衡，结渣的情况就会愈加严重。蚀刻液突然出现大量结渣时，通常是一个信号，表示溶液的平衡出现了问题，这时应使用较强的盐酸作适当的清洁或对溶液进行补加。

湖北开发线路板印制覆铜，就是将PCB上闲置的空间作为基准面，然后用固体铜填充，这些铜区又称为灌铜。开发线路板印制敷铜的意义在于，减小地线阻抗，提高抗干扰能力;降低压降，提高电源效率;还有，与地线相连，减小环路面积。如果PCB的地较多，有SGND、AGND、GND，等等，如何覆铜?我的做法是，根据PCB板面位置的不同，分别以最主要的“地”作为基准参考来独立覆铜，数字地和模拟地分开来敷铜自不多言。同时在覆铜之前，首先加粗相应的电源连线：V5.0V、V3.6V、V3.3V(SD卡供电)，等等。这样一来，就形成了多个不同形状的多变形结构。覆铜需要处理好几个问题：一是不同地的单点连接，二是晶振附近的覆铜，电路中的晶振为一高频发射源，做法是在环绕晶振敷铜，然后将晶振的外壳另行接地。三是孤岛(死区)问题，如果觉得很大，那就定义个地过孔添加进去也费不了多大的事。另外，大面积覆铜好还是网格覆铜好，不好一概而论。为什么呢?大面积覆铜，如果过波峰焊时，板子就可能会翘起来，甚至会起泡。从这点来说，网格的散热性要好些。通常是高频电路对抗干扰要求高的多用网格，低频电路有大电流的电路等常用完整的铺铜。补充下：在数字电路中，特别是带MCU的电路中，兆级以上工作频率的电路，敷铜的作用就是为了降低整个地平面的阻抗。更具体的处理方法我一般是这样来操作的：各个核心模块(也都是数字电路)在允许的情况下也会分区敷铜，然后再用线把各个敷铜连接起来，这样做的目的也是为了减小各级电路之间的影响。对于数字电路模拟电路 混合的电路，地线的独立走线，以及到最后到电源滤波电容处的汇总就不多说了，大家都清楚。不过有一点：模拟电路里的地线分布，很多时候不能简单敷成一片铜皮就了事，因为模拟电路里很注重前后级的互相影响，而且模拟地也要求单点接地，所以能不能把模拟地敷成铜皮还得根据实际情况处理。(这就要求对所用到的模拟IC的一些特殊性能还是要了解的)

一、PCB沉金采用的是化学沉积的方法，通过化学氧化还原反应的方法生成一层镀层，一般厚度较厚，是化学镍金金层沉积方法的一种，可以达到较厚的金层。二、PCB镀金采用的是电解的原理，也叫电镀方式。其他金属表面处理也多数采用的是电镀方式。在实际产品应用中，90%的金板是沉金板，因为镀金板焊接性差是他的致命缺点，也是导致很多公司放弃镀金工艺的直接原因!沉金工艺在印制线路表面上沉积颜色稳定，光亮度好，镀层平整，可焊性良好的镍金镀层。基本可分为四个阶段：前处理(除油，微蚀，活化、后浸)，沉镍，沉金，后处理(废金水洗，DI水洗，烘干)。沉金厚度在0.025-0.1um间。金应用于电路板表面处理，因为金的导电性强，抗氧化性好，寿命长，而镀金板与沉金板最根本的区别在于，镀金是硬金(耐磨)，沉金是软金(不耐磨)。1、沉金与镀金所形成的晶体结构不一样，沉金对于金的厚度比镀金要厚很多，沉金会呈金黄色，较镀金来说更黄(这是区分镀金和沉金的方法之一)，镀金的会稍微发白(镍的颜色)。2、沉金与镀金所形成的晶体结构不一样，沉金相对镀金来说更容易焊接，不会造成焊接不良。沉金板的应力更易控制，对有邦定的产品而言，更有利于邦定的加工。同时也正因为沉金比镀金软，所以沉金板做金手指不耐磨(沉金板的缺点)。3、PCB沉金板只有焊盘上有镍金，趋肤效应中信号的传输是在铜层不会对信号有影响。4、沉金较镀金来说晶体结构更致密，不易产成氧化。5、随着电路板加工精度要求越来越高，线宽、间距已经到了0.1mm以下。镀金则容易产生金丝短路。沉金板只有焊盘上有镍金，所以不容易产成金丝短路。6、沉金板只有焊盘上有镍金，所以线路上的阻焊与铜层的结合更牢固。工程在作补偿时不会对间距产生影响。7、对于要求较高的板子，平整度要求要好，一般就采用沉金，沉金一般不会出现组装后的黑垫现象。沉金板的平整性与使用寿命较镀金板要好。所以目前大多数工厂都采用了沉金工艺生产金板。但是沉金工艺比镀金工艺成本更贵(含金量更高)，所以依然还有大量的低价产品使用镀金工艺。