相信对做硬件的工程师,毕业开始进公司时,在设计PCB时,老工程师都会对他说,PCB走线不要走直角,走线一定要短,电容一定要就近摆放等等。但是一开始我们可能都不了解为什么这样做,就凭他们的几句经验对我们来说是远远不够的哦,当然如果你没有注意这些细节问题,今后又犯了,可能又会被他们骂,“都说了多少遍了电容一定要就近摆放,放远了起不到效果等等”,往往经验告诉我们其实那些老工程师也是只有一部分人才真正掌握其中的奥妙,我们一开始不会也不用难过,多看看资料很快就能掌握的。直到被骂好几次后我们回去找相关资料,为什么设计PCB电容要就近摆放呢,等看了资料后就能了解一些,可是网上的资料很杂散,很少能找到一个很全方面讲解的。下面这些内容是我转载的一篇关于电容去耦半径的讲解,相信你看了之后可以很牛x的回答和避免类似问题的发生。老师问: 为什么去耦电容就近摆放呢?学生答: 因为它有有效半径哦,放的远了失效的。电容去耦的一个重要问题是电容的去耦半径。大多数资料中都会提到电容摆放要尽量靠近芯片,多数资料都是从减小回路电感的角度来谈这个摆放距离问题。确实,减小电感是一个重要原因,但是还有一个重要的原因大多数资料都没有提及,那就是电容去耦半径问题。如果电容摆放离芯片过远,超出了它的去耦半径,电容将失去它的去耦的作用。理解去耦半径最好的办法就是考察噪声源和电容补偿电流之间的相位关系。当芯片对电流的需求发生变化时,会在电源平面的一个很小的局部区域内产生电压扰动,电容要补偿这一电流(或电压),就必须先感知到这个电压扰动。信号在介质中传播需要一定的时间,因此从发生局部电压扰动到电容感知到这一扰动之间有一个时间延迟。同样,电容的补偿电流到达扰动区也需要一个延迟。因此必然造成噪声源和电容补偿电流之间的相位上的不一致。
台湾厂家FPC软板在基于信号完整性计算机分析的PCB设计方法中,最为核心的部分就是PCB板级信号完整性模型的建立,FPC软板生产商这是与传统的设计方法的区别之处。SI模型的正确性将决定设计的正确性,而SI模型的可建立性则决定了这种设计方法的可行性。目前构成器件模型的方法有两种:一种是从元器件的电学工作特性出发,把元器件看成‘黑盒子’,测量其端口的电气特性,提取器件模型,而不涉及器件的工作原理,称为行为级模型。这种模型的代表是IBIS模型和S参数。其优点是建模和使用简单方便,节约资源,适用范围广泛,特别是在高频、非线性、大功率的情况下行为级模型是一个选择。缺点是精度较差,一致性不能保证,受测试技术和精度的影响。另一种是以元器件的工作原理为基础,从元器件的数学方程式出发,得到的器件模型及模型参数与器件的物理工作原理有密切的关系。SPICE 模型是这种模型中应用最广泛的一种。其优点是精度较高,特别是随着建模手段的发展和半导体工艺的进步和规范,人们已可以在多种级别上提供这种模型,满足不同的精度需要。缺点是模型复杂,计算时间长。一般驱动器和接收器的模型由器件厂商提供,传输线的模型通常从场分析器中提取,封装和连接器的模型即可以由场分析器提取,又可以由制造厂商提供。在电子设计中已经有多种可以用于PCB板级信号完整性分析的模型,其中最为常用的有三种,分别是SPICE、IBIS和Verilog-AMS、VHDL-AMS。
一、拿一块PCB板,首先需要在纸上记录好所有元气件的型号,参数以及位置,尤其是二极管、三级管的方向,IC缺口的方向。最好用数码相机拍两张元器件位置的照片。二、拆掉所有元件,要将PAD孔里的锡去掉。用酒精将板子擦洗干净,然后放入扫描仪,在扫描仪扫描的时候要稍调高一下扫描的像素,得到较清晰的板子图像。再用水纱纸将顶层和底层轻微打磨,打磨到铜膜发亮,放入扫描仪,启动PHOTOSHOP,用彩色方式将两层分别扫入。注意,PCB在扫描仪内摆放一定要横平竖直,否则扫描的图象就无法使用。三、调整画布的对比度,明暗度,使有铜膜的部分和没有铜膜的部分形成强烈对比,然后将图转为黑白,检查线条是否清晰,如果不清晰,就要继续调节。如果清晰,将图存为黑白BMP格式两个文件,如果发现图形有问题,还需用PHOTOSHOP进行修正。四、将两个BMP格式的文件分别转为PROTEL格式文件,在PROTEL中调入两层,如果两层的PAD和VIA的位置基本重合,表明前几个步骤做的很好,如果有偏差,则重复第三步,直到吻合为止,将TOP层的BMP转化为TOP.PCB,注意要转化到SILK层,就是黄色的那层,然后你在TOP层描线就是了,并且根据第二步的图纸放置器件。画完后将SILK层删掉,不断重复知道绘制好所有的层。五、在PROTEL中将TOP.PCB和BOT.PCB调入,合为一个图就OK了。用激光打印机将TOP LAYER,BOTTOM LAYER分别打印到透明胶片上(1:1的比例),把胶片放到那块PCB上,比较一下是否有误,如果没错,就算成功。
在PCB(印制电路板)中,印制导线用来实现电路元件和器件之间电气连接,是PCB中的重要组件,PCB导线多为铜线,铜自身的物理特性也导致其在导电过程中必然存在一定的阻抗,导线中的电感成分会影响电压信号的传输,而电阻成分则会影响电流信号的传输,在高频线路中电感的影响尤为严重,因此,在PCB设计中必须注意和消除印制导线阻抗所带来的影响。1印制导线产生干扰的原因PCB上的印制导线通电后在直流或交流状态下分别对电流呈现电阻或感抗,而平行导线之间存在电感效应,电阻效应,电导效应,互感效应;一根导线上的变化电流必然影响另一根导线,从而产生干扰;PCB板外连接导线甚至元器件引线都可能成为发射或接收干扰信号的天线。印制导线的直流电阻和交流阻抗可以通过公式和公式来计算,R=PL/S和XL=2πfL式中L为印制导线长度(m),s为导线截面积(mm2),ρ为铜的电阻率,TT为常数,f为交流频率。正是由于这些阻抗的存在,从而产生一定的电位差,这些电位差的存在,必然会带来干扰,从而影响电路的正常工作。2 PCB电流与导线宽度的关系PCB导线宽度与电路电流承载值有关,一般导线越宽,承载电流的能力越强。在实际的PCB制作过程中,导线宽度应以能满足电气性能要求而又便于生产为宜,它的最小值以承受的电流大小而定,导线宽度和间距可取0.3mm(12mil)。导线的宽度在大电流的情况下还要考虑其温升问题。PCB设计铜铂厚度、线宽
一个高明的CAD工程师需要做的是:如何综合考虑各方意见,达到最佳结合点。以下为EDADOC专家根据个人在通讯产品PCB设计的多年经验,所总结出来的层叠设计参考,与大家共享。 PCB层叠设计基本原则 CAD工程师在完成布局(或预布局)后,重点对本板的布线瓶径处进行分析,再结合EDA软件关于布线密度(PIN/RAT)的报告参数、综合本板诸如差分线、敏感信号线、特殊拓扑结构等有特殊布线要求的信号数量、种类确定布线层数;再根据单板的电源、地的种类、分布、有特殊布线需求的信号层数,综合单板的性能指标要求与成本承受能力,确定单板的电源、地的层数以及它们与信号层的相对排布位置。单板层的排布一般原则:A)与元件面相邻的层为地平面,提供器件屏蔽层以及为顶层布线提供回流平面;B)所有信号层尽可能与地平面相邻(确保关键信号层与地平面相邻);C)主电源尽可能与其对应地相邻;D)尽量避免两信号层直接相邻;
覆铜,就是将PCB上闲置的空间作为基准面,然后用固体铜填充,这些铜区又称为灌铜。敷铜的意义在于,减小地线阻抗,提高抗干扰能力;降低压降,提高电源效率;还有,与地线相连,减小环路面积。如果PCB的地较多,有SGND、AGND、GND,等等,如何覆铜?我的做法是,根据PCB板面位置的不同,分别以最主要的“地”作为基准参考来独立覆铜,数字地和模拟地分开来敷铜自不多言。同时在覆铜之前,首先加粗相应的电源连线:V5.0V、V3.6V、V3.3V(SD卡供电),等等。这样一来,就形成了多个不同形状的多变形结构。覆铜需要处理好几个问题:一是不同地的单点连接,二是晶振附近的覆铜,电路中的晶振为一高频发射源,做法是在环绕晶振敷铜,然后将晶振的外壳另行接地。三是孤岛(死区)问题,如果觉得很大,那就定义个地过孔添加进去也费不了多大的事。另外,大面积覆铜好还是网格覆铜好,不好一概而论。为什么呢?大面积覆铜,如果过波峰焊时,板子就可能会翘起来,甚至会起泡。从这点来说,网格的散热性要好些。通常是高频电路对抗干扰要求高的多用网格,低频电路有大电流的电路等常用完整的铺铜。补充下:在数字电路中,特别是带MCU的电路中,兆级以上工作频率的电路,敷铜的作用就是为了降低整个地平面的阻抗。更具体的处理方法我一般是这样来操作的:各个核心模块(也都是数字电路)在允许的情况下也会分区敷铜,然后再用线把各个敷铜连接起来,这样做的目的也是为了减小各级电路之间的影响。对于数字电路模拟电路 混合的电路,地线的独立走线,以及到最后到电源滤波电容处的汇总就不多说了,大家都清楚。不过有一点:模拟电路里的地线分布,很多时候不能简单敷成一片铜皮就了事,因为模拟电路里很注重前后级的互相影响,而且模拟地也要求单点接地,所以能不能把模拟地敷成铜皮还得根据实际情况处理。(这就要求对所用到的模拟IC的一些特殊性能还是要了解的)