河南专业PCB电路板这里主要是说了从PCB设计封装来解析选择元件的技巧。元件的封装包含很多信息，包含元件的尺寸专业PCB电路板，特别是引脚的相对位置关系，还有元件的焊盘类型。当然我们根据元件封装选择元件时还有一个要注意的地方是要考虑元件的外形尺寸。引脚位置关系：主要是指我们需要将实际的元件的引脚和PCB元件的封装的尺寸对应起来。我们选择不同的元件，虽然功能相同，但是元件的封装很可能不一样。我们需要保证PCB焊盘尺寸位置正确才能保证元件能正确焊接。焊盘的选择：这个是我们需要考虑的比较多的地方。首先包括焊盘的类型。其类型包括两种，一是电镀通孔，一种是表贴类型。我们需要考虑的因素有器件成本、可用性、器件面积密度和功耗等因数。从制造角度看，表贴器件通常要比通孔器件便宜，而且一般可用性较高。对于我们一般设计来说，我们选择表贴元件，不仅方便手工焊接，而且有利于查错和调试过程中更好的连接焊盘和信号。其次我们还应该注意焊盘的位置。因为不同的位置，就代表元件实际当中不同的位置。我们如果不合理安排焊盘的位置，很有可能就会出现一个区域元件过密，而另外一个区域元件很稀疏的情况，当然情况更糟糕的是由于焊盘位置过近，导致元件之间空隙过小而无法焊接，下面就是我失败的一个例子，我在一个光耦开关旁边开了通孔，但是由于它们的位置过近，导致光耦开关焊接上去以后，通孔无法再放置螺丝了。

(一) 画好原理图很多工程师都觉得layout工作更重要一些，原理图就是为了生成网表方便PCB做检查用的。其实，在后续电路调试过程中原理图的作用会更大一些。无论是查找问题还是和同事交流，还是原理图更直观更方便。另外养成在原理图中做标注的习惯，把各部分电路在layout的时候要注意到的问题标注在原理图上，对自己或者对别人都是一个很好的提醒。层次化原理图，把不同功能不同模块的电路分成不同的页，这样无论是读图还是以后重复使用都能明显的减少工作量。使用成熟的设计总是要比设计新电路的风险小。每次看到把所有电路都放在一张图纸上，一片密密麻麻的器件，脑袋就能大一圈。(二) 好好进行电路布局心急的工程师画完原理图，把网表导入PCB后就迫不及待的把器件放好，开始拉线。其实一个好的PCB布局能让你后面的拉线工作变得简单，让你的PCB工作的更好。每一块板子都会有一个信号路径，PCB布局也应该尽量遵循这个信号路径，让信号在板子上可以顺畅的传输，人们都不喜欢走迷宫，信号也一样。如果原理图是按照模块设计的，PCB也一样可以。按照不同的功能模块可以把板子划分为若干区域。模拟数字分开，电源信号分开，发热器件和易感器件分开，体积较大的器件不要太靠近板边，注意射频信号的屏蔽等等……多花一分的时间去优化PCB的布局，就能在拉线的时候节省更多的时间。

一、PCB沉金采用的是化学沉积的方法，通过化学氧化还原反应的方法生成一层镀层，一般厚度较厚，是化学镍金金层沉积方法的一种，可以达到较厚的金层。二、PCB镀金采用的是电解的原理，也叫电镀方式。其他金属表面处理也多数采用的是电镀方式。在实际产品应用中，90%的金板是沉金板，因为镀金板焊接性差是他的致命缺点，也是导致很多公司放弃镀金工艺的直接原因!沉金工艺在印制线路表面上沉积颜色稳定，光亮度好，镀层平整，可焊性良好的镍金镀层。基本可分为四个阶段：前处理(除油，微蚀，活化、后浸)，沉镍，沉金，后处理(废金水洗，DI水洗，烘干)。沉金厚度在0.025-0.1um间。金应用于电路板表面处理，因为金的导电性强，抗氧化性好，寿命长，而镀金板与沉金板最根本的区别在于，镀金是硬金(耐磨)，沉金是软金(不耐磨)。1、沉金与镀金所形成的晶体结构不一样，沉金对于金的厚度比镀金要厚很多，沉金会呈金黄色，较镀金来说更黄(这是区分镀金和沉金的方法之一)，镀金的会稍微发白(镍的颜色)。2、沉金与镀金所形成的晶体结构不一样，沉金相对镀金来说更容易焊接，不会造成焊接不良。沉金板的应力更易控制，对有邦定的产品而言，更有利于邦定的加工。同时也正因为沉金比镀金软，所以沉金板做金手指不耐磨(沉金板的缺点)。3、PCB沉金板只有焊盘上有镍金，趋肤效应中信号的传输是在铜层不会对信号有影响。4、沉金较镀金来说晶体结构更致密，不易产成氧化。5、随着电路板加工精度要求越来越高，线宽、间距已经到了0.1mm以下。镀金则容易产生金丝短路。沉金板只有焊盘上有镍金，所以不容易产成金丝短路。

1.寄生电容过孔本身存在着对地或电源的寄生电容，如果已知过孔在内层上的隔离孔直径为D2;过孔焊盘的直径为D1;PCB的厚度为T;板基材的相对介电常数为ε;过孔的寄生电容延Κ了电路中信号的上升时问，降低了电路的速度。如果一块厚度为25mil的PCB，使用内径为10mil，焊盘直径为20mil的过孔，内层电气间隙宽度为32mil时，可以通过上面的公式近似算出过孔的寄生电容大致为0.259 pF。如果走线的特性阻抗为30Ω,则该寄生电容引起的信号上升时间延长量。系数1/2是因为过孔在走线的中途。从这些数值可以看出，尽管单个过孔的寄生电容引起的上升沿变缓的效用不是很明显，但是如果走线中多次使用过孔进行层间的切换，设计者还是要慎重考虑的。2.寄生电感过孔还具有与其高度和直径直接相关的串联寄生电感。若九是过孔的高度;d是中心钻孔的直径;则过孔的寄生电感L近似为在高速数字电路的设计中，寄生电感带来的危害超过寄生电容的影响。过孔的寄生串联电感会削弱旁路电容在电源或地平面滤除噪声的作用，减弱整个电源系统的滤波效用c因此旁路和去耦电容的过孔应该尽可能短，以使其电感值最小。通过上面对过孔寄生特性的分析，为了减小过孔的寄生效应带来的不利影响，在进行高速PCB设计时应尽量做到：· 尽量减少过孔，尤其是时钟信号走线;· 使用较薄的PCB有利于减小过孔的两种寄生参数;· 过孔阻抗应该尽可能与其连接的走线的阻抗相匹配，以便减小信号的反射;