1.寄生电容过孔本身存在着对地或电源的寄生电容,如果已知过孔在内层上的隔离孔直径为D2;过孔焊盘的直径为D1;PCB的厚度为T;板基材的相对介电常数为ε;过孔的寄生电容延Κ了电路中信号的上升时问,降低了电路的速度。如果一块厚度为25mil的PCB,使用内径为10mil,焊盘直径为20mil的过孔,内层电气间隙宽度为32mil时,可以通过上面的公式近似算出过孔的寄生电容大致为0.259 pF。如果走线的特性阻抗为30Ω,则该寄生电容引起的信号上升时间延长量。系数1/2是因为过孔在走线的中途。从这些数值可以看出,尽管单个过孔的寄生电容引起的上升沿变缓的效用不是很明显,但是如果走线中多次使用过孔进行层间的切换,设计者还是要慎重考虑的。2.寄生电感过孔还具有与其高度和直径直接相关的串联寄生电感。若九是过孔的高度;d是中心钻孔的直径;则过孔的寄生电感L近似为在高速数字电路的设计中,寄生电感带来的危害超过寄生电容的影响。过孔的寄生串联电感会削弱旁路电容在电源或地平面滤除噪声的作用,减弱整个电源系统的滤波效用c因此旁路和去耦电容的过孔应该尽可能短,以使其电感值最小。通过上面对过孔寄生特性的分析,为了减小过孔的寄生效应带来的不利影响,在进行高速PCB设计时应尽量做到:· 尽量减少过孔,尤其是时钟信号走线;· 使用较薄的PCB有利于减小过孔的两种寄生参数;· 过孔阻抗应该尽可能与其连接的走线的阻抗相匹配,以便减小信号的反射;
河北厂家PCB打样高速数字PCB板的等线长是为了使各信号的延迟差保持在一个范围内,保证系统在同一周期内读取的数据的有效性(延迟差超过一个时钟周期时会错读下一周期的数据),PCB打样生产商一般要求延迟差不超过1/4时钟周期,单位长度的线延迟差也是固定的,延迟跟线宽,线长,铜厚,板层结构有关,但线过长会增大分布电容和分布电感,使信号质量,所以时钟IC引脚一般都接RC端接,但蛇形走线并非起电感的作用,相反的,电感会使信号中的上升元中的高次谐波相移,造成信号质量恶化,所以要求蛇形线间距最少是线宽的两倍,信号的上升时间越小就越易受分布电容和分布电感的影响.因为应用场合不同具不同的作用,如果蛇形走线在电脑板中出现,其主要起到一个滤波电感的作用,提高电路的抗干扰能力,电脑主机板中的蛇形走线,主要用在一些时钟信号中,如CIClk,AGPClk,它的作用有两点:1、阻抗匹配 2、滤波电感。对一些重要信号,如INTEL HUB架构中的HUBLink,一共13根,跑233MHz,要求必须严格等长,以消除时滞造成的隐患,绕线是解决办法。一般来讲,蛇形走线的线距>=2倍的线宽。PCI板上的蛇行线就是为了适应PCI 33MHzClock的线长要求。若在一般普通PCB板中,是一个分布参数的 LC滤波器,还可作为收音机天线的电感线圈,短而窄的蛇形走线可做保险丝等等.
1. 从原理图到PCB的设计流程建立元件参数——>输入原理网表->设计参数设置->手工布局->手工布线->验证设计——>复查->CAM输出。2. 参数设置相邻导线间距必须能满足电气安全要求,而且为了便于操作和生产,间距也应尽量宽些。最小间距至少要能适合承受的电压,在布线密度较低时,信号线的间距可适当地加大,对高、低电平悬殊的信号线应尽可能地短且加大间距,一般情况下将走线间距设为8mil。焊盘内孔边缘到印制板边的距离要大于1mm,这样可以避免加工时导致焊盘缺损。当与焊盘连接的走线较细时,要将焊盘与走线之间的连接设计成水滴状,这样的好处是焊盘不容易起皮,而是走线与焊盘不易断开。3. 元器件布局实践证明,即使电路原理图设计正确,印制电路板设计不当,也会对电子设备的可靠性产生不利影响。例如,如果印制板两条细平行线靠得很近,则会形成信号波形的延迟,在传输线的终端形成反射噪声;由于电源、地线的考虑不周到而引起的干扰,会使产品的性能下降,因此,在设计印制电路板的时候,应注意采用正确的方法。每一个开关电源都有四个电流回路:◆ 电源开关交流回路◆ 输出整流交流回路◆ 输入信号源电流回路◆ 输出负载电流回路输入回路通过一个近似直流的电流对输入电容充电,滤波电容主要起到一个宽带储能作用;类似地,输出滤波电容也用来储存来自输出整流器的高频能量,同时消除输出负载回路的直流能量。所以,输入和输出滤波电容的接线端十分重要,输入及输出电流回路应分别只从滤波电容的接线端连接到电源;如果在输入/输出回路和电源开关/整流回路之间的连接无法与电容的接线端直接相连,交流能量将由输入或输出滤波电容并辐射到环境中去。电源开关交流回路和整流器的交流回路包含高幅梯形电流,这些电流中谐波成分很高,其频率远大于开关基频,峰值幅度可高达持续输入/输出直流电流幅度的5倍,过渡时间通常约为50ns。这两个回路最容易产生电磁干扰,因此必须在电源中其它印制线布线之前先布好这些交流回路,每个回路的三种主要的元件滤波电容、电源开关或整流器、电感或变压器应彼此相邻地进行放置,调整元件位置使它们之间的电流路径尽可能短。
尤其在使用高速数据网络时,拦截大量信息所需要的时间显著低于拦截低速数据传输所需要的时间。数据双绞线中的绞合线对在低频下可以靠自身的绞合来抵抗外来干扰及线对之间的串音,但在高频情况下(尤其在频率超过250MHz以上时),仅靠线对绞合已无法达到抗干扰的目的,只有屏蔽才能够抵抗外界干扰。电缆屏蔽层的作用就像一个法拉第护罩,干扰信号会进入到屏蔽层里,但却进入不到导体中。因此,数据传输可以无故障运行。由于屏蔽电缆比非屏蔽电缆具有较低的辐射散发,因而防止了网络传输被拦截。屏蔽网络(屏蔽的电缆及元器件)能够显著减小进入到周围环境中而可能被拦截的电磁能辐射等级。不同干扰场的屏蔽选择干扰场主要有电磁干扰及射频干扰两种。电磁干扰(EMI)主要是低频干扰,马达、荧光灯以及电源线是通常的电磁干扰源。射频干扰(RFI)是指无线频率干扰,主要是高频干扰。无线电、电视转播、雷达及其他无线通讯是通常的射频干扰源。对于抵抗电磁干扰,选择编织屏蔽最为有效,因其具有较低的临界电阻;对于射频干扰,箔层屏蔽最有效,因编织屏蔽依赖于波长的变化,它所产生的缝隙使得高频信号可自由进出导体;而对于高低频混合的干扰场,则要采用具有宽带覆盖功能的箔层加编织网的组合屏蔽方式。通常,网状屏蔽覆盖率越高,屏蔽效果就越好。
这里主要是说了从PCB设计封装来解析选择元件的技巧。元件的封装包含很多信息,包含元件的尺寸,特别是引脚的相对位置关系,还有元件的焊盘类型。当然我们根据元件封装选择元件时还有一个要注意的地方是要考虑元件的外形尺寸。引脚位置关系:主要是指我们需要将实际的元件的引脚和PCB元件的封装的尺寸对应起来。我们选择不同的元件,虽然功能相同,但是元件的封装很可能不一样。我们需要保证PCB焊盘尺寸位置正确才能保证元件能正确焊接。焊盘的选择:这个是我们需要考虑的比较多的地方。首先包括焊盘的类型。其类型包括两种,一是电镀通孔,一种是表贴类型。我们需要考虑的因素有器件成本、可用性、器件面积密度和功耗等因数。从制造角度看,表贴器件通常要比通孔器件便宜,而且一般可用性较高。对于我们一般设计来说,我们选择表贴元件,不仅方便手工焊接,而且有利于查错和调试过程中更好的连接焊盘和信号。其次我们还应该注意焊盘的位置。因为不同的位置,就代表元件实际当中不同的位置。我们如果不合理安排焊盘的位置,很有可能就会出现一个区域元件过密,而另外一个区域元件很稀疏的情况,当然情况更糟糕的是由于焊盘位置过近,导致元件之间空隙过小而无法焊接,下面就是我失败的一个例子,我在一个光耦开关旁边开了通孔,但是由于它们的位置过近,导致光耦开关焊接上去以后,通孔无法再放置螺丝了。
如果阻抗变化只发生一次,例如线宽从8mil变到6mil后,一直保持6mil宽度这种情况,要达到突变处信号反射噪声不超过电压摆幅的5%这一噪声预算要求,阻抗变化必须小于10%。这有时很难做到,以 FR4板材上微带线的情况为例,我们计算一下。如果线宽8mil,线条和参考平面之间的厚度为4mil,特性阻抗为46.5欧姆。线宽变化到6mil后特性阻抗变成54.2欧姆,阻抗变化率达到了20%。反射信号的幅度必然超标。至于对信号造成多大影响,还和信号上升时间和驱动端到反射点处信号的时延有关。但至少这是一个潜在的问题点。幸运的是这时可以通过阻抗匹配端接解决问题。如果阻抗变化发生两次,例如线宽从8mil变到6mil后,拉出2cm后又变回8mil。那么在2cm长6mil宽线条的两个端点处都会发生反射,一次是阻抗变大,发生正反射,接着阻抗变小,发生负反射。如果两次反射间隔时间足够短,两次反射就有可能相互抵消,从而减小影响。假设传输信号为1V,第Y次正反射有0.2V被反射,1.2V继续向前传输,第二次反射有 -0.2*1.2 = 0.24v被反射回。再假设6mil线长度极短,两次反射几乎同时发生,那么总的反射电压只有0.04V,小于5%这一噪声预算要求。因此,这种反射是否影响信号,有多大影响,和阻抗变化处的时延以及信号上升时间有关。研究及实验表明,只要阻抗变化处的时延小于信号上升时间的20%,反射信号就不会造成问题。如果信号上升时间为1ns,那么阻抗变化处的时延小于0.2ns对应1.2英寸,反射就不会产生问题。也就是说,对于本例情况,6mil宽走线的长度只要小于3cm就不会有问题。