随着PCB设计复杂度的逐步提高，对于信号完整性的分析除了反射，串扰以及EMI之外，稳定可靠的电源供应也成为设计者们重点研究的方向之一。尤其当开关器件数目不断增加，核心电压不断减小的时候，电源的波动往往会给系统带来致命的影响，于是人们提出了新的名词：电源完整性，简称PI(powerintegrity)。当今国际市场上，IC设计比较发达，但电源完整性设计还是一个薄弱的环节。因此本文提出了PCB板中电源完整性问题的产生，分析了影响电源完整性的因素并提出了解决PCB板中电源完整性问题的优化方法与经验设计，具有较强的理论分析与实际工程应用价值。二、电源噪声的起因及分析对于电源噪声的起因我们通过一个与非门电路图进行分析。图1中的电路图为一个三输入与非门的结构图，因为与非门属于数字器件，它是通过“1”和“0”电平的切换来工作的。随着IC技术的不断提高，数字器件的切换速度也越来越快，这就引进了更多的高频分量，同时回路中的电感在高频下就很容易引起电源波动。如在图1中，当与非门输入全为高电平时，电路中的三极管导通，电路瞬间短路，电源向电容充电，同时流入地线。此时由于电源线和地线上存在寄生电感，我们由公式V=LdI/dt可知，这将在电源线和地线上产生电压波动，如图2中所示的电平上升沿所引入的ΔI噪声。当与非门输入为低电平时，此时电容放电，将在地线上产生较大的ΔI噪声;而电源此时只有电路的瞬间短路所引起的电流突变，由于不存在向电容充电而使电流突变相对于上升沿来说要小。从对与非门的电路进行分析我们知道，造成电源不稳定的根源主要在于两个方面：一是器件高速开关状态下，瞬态的交变电流过大;

一个高明的CAD工程师需要做的是：如何综合考虑各方意见，达到最佳结合点。以下为EDADOC专家根据个人在通讯产品PCB设计的多年经验，所总结出来的层叠设计参考，与大家共享。 PCB层叠设计基本原则 CAD工程师在完成布局(或预布局)后，重点对本板的布线瓶径处进行分析，再结合EDA软件关于布线密度(PIN/RAT)的报告参数、综合本板诸如差分线、敏感信号线、特殊拓扑结构等有特殊布线要求的信号数量、种类确定布线层数;再根据单板的电源、地的种类、分布、有特殊布线需求的信号层数，综合单板的性能指标要求与成本承受能力，确定单板的电源、地的层数以及它们与信号层的相对排布位置。单板层的排布一般原则：A)与元件面相邻的层为地平面，提供器件屏蔽层以及为顶层布线提供回流平面;B)所有信号层尽可能与地平面相邻(确保关键信号层与地平面相邻);C)主电源尽可能与其对应地相邻;D)尽量避免两信号层直接相邻;

厂家线路板印制大量涉及蚀刻面的质量问题都集中在上板面被蚀刻的部分，而这些问题来自于蚀刻剂所产生的胶状板结物的影响。厂家线路板印制生产商对这一点的了解是十分重要的，因胶状板结物堆积在铜表面上。一方面会影响喷射力，另一方面会阻档了新鲜蚀刻液的补充，使蚀刻的速度被降低。正因胶状板结物的形成和堆积，使得基板上下面的图形的蚀刻程度不同，先进入的基板因堆积尚未形成，蚀刻速度较快， 故容易被彻底地蚀刻或造成过腐蚀，而后进入的基板因堆积已形成，而减慢了蚀刻的速度。蚀刻设备的维护维护蚀刻设备的最关键因素就是要保证喷嘴的高清洁度及无阻塞物，使喷嘴能畅顺地喷射。阻塞物或结渣会使喷射时产生压力作用，冲击板面。而喷嘴不清洁，则会造成蚀刻不均匀而使整块电路板报废。明显地，设备的维护就是更换破损件和磨损件，因喷嘴同样存在着磨损的问题，所以更换时应包括喷嘴。此外，更为关键的问题是要保持蚀刻机没有结渣，因很多时结渣堆积过多会对蚀刻液的化学平衡产生影响。同样地，如果蚀刻液出现化学不平衡，结渣的情况就会愈加严重。蚀刻液突然出现大量结渣时，通常是一个信号，表示溶液的平衡出现了问题，这时应使用较强的盐酸作适当的清洁或对溶液进行补加。

高速数字PCB板的等线长是为了使各信号的延迟差保持在一个范围内,保证系统在同一周期内读取的数据的有效性(延迟差超过一个时钟周期时会错读下一周期的数据),一般要求延迟差不超过1/4时钟周期,单位长度的线延迟差也是固定的,延迟跟线宽,线长,铜厚,板层结构有关,但线过长会增大分布电容和分布电感,使信号质量,所以时钟IC引脚一般都接RC端接,但蛇形走线并非起电感的作用,相反的,电感会使信号中的上升元中的高次谐波相移,造成信号质量恶化,所以要求蛇形线间距最少是线宽的两倍,信号的上升时间越小就越易受分布电容和分布电感的影响.因为应用场合不同具不同的作用,如果蛇形走线在电脑板中出现，其主要起到一个滤波电感的作用，提高电路的抗干扰能力，电脑主机板中的蛇形走线，主要用在一些时钟信号中，如CIClk,AGPClk，它的作用有两点：1、阻抗匹配 2、滤波电感。对一些重要信号，如INTEL HUB架构中的HUBLink,一共13根，跑233MHz，要求必须严格等长，以消除时滞造成的隐患，绕线是解决办法。一般来讲，蛇形走线的线距>=2倍的线宽。PCI板上的蛇行线就是为了适应PCI 33MHzClock的线长要求。若在一般普通PCB板中，是一个分布参数的 LC滤波器，还可作为收音机天线的电感线圈，短而窄的蛇形走线可做保险丝等等.

覆铜，就是将PCB上闲置的空间作为基准面，然后用固体铜填充，这些铜区又称为灌铜。敷铜的意义在于，减小地线阻抗，提高抗干扰能力;降低压降，提高电源效率;还有，与地线相连，减小环路面积。如果PCB的地较多，有SGND、AGND、GND，等等，如何覆铜?我的做法是，根据PCB板面位置的不同，分别以最主要的“地”作为基准参考来独立覆铜，数字地和模拟地分开来敷铜自不多言。同时在覆铜之前，首先加粗相应的电源连线：V5.0V、V3.6V、V3.3V(SD卡供电)，等等。这样一来，就形成了多个不同形状的多变形结构。覆铜需要处理好几个问题：一是不同地的单点连接，二是晶振附近的覆铜，电路中的晶振为一高频发射源，做法是在环绕晶振敷铜，然后将晶振的外壳另行接地。三是孤岛(死区)问题，如果觉得很大，那就定义个地过孔添加进去也费不了多大的事。另外，大面积覆铜好还是网格覆铜好，不好一概而论。为什么呢?大面积覆铜，如果过波峰焊时，板子就可能会翘起来，甚至会起泡。从这点来说，网格的散热性要好些。通常是高频电路对抗干扰要求高的多用网格，低频电路有大电流的电路等常用完整的铺铜。补充下：在数字电路中，特别是带MCU的电路中，兆级以上工作频率的电路，敷铜的作用就是为了降低整个地平面的阻抗。更具体的处理方法我一般是这样来操作的：各个核心模块(也都是数字电路)在允许的情况下也会分区敷铜，然后再用线把各个敷铜连接起来，这样做的目的也是为了减小各级电路之间的影响。对于数字电路模拟电路 混合的电路，地线的独立走线，以及到最后到电源滤波电容处的汇总就不多说了，大家都清楚。不过有一点：模拟电路里的地线分布，很多时候不能简单敷成一片铜皮就了事，因为模拟电路里很注重前后级的互相影响，而且模拟地也要求单点接地，所以能不能把模拟地敷成铜皮还得根据实际情况处理。(这就要求对所用到的模拟IC的一些特殊性能还是要了解的)