在基于信号完整性计算机分析的PCB设计方法中，最为核心的部分就是PCB板级信号完整性模型的建立，这是与传统的设计方法的区别之处。SI模型的正确性将决定设计的正确性，而SI模型的可建立性则决定了这种设计方法的可行性。目前构成器件模型的方法有两种：一种是从元器件的电学工作特性出发，把元器件看成‘黑盒子’，测量其端口的电气特性，提取器件模型，而不涉及器件的工作原理，称为行为级模型。这种模型的代表是IBIS模型和S参数。其优点是建模和使用简单方便，节约资源，适用范围广泛，特别是在高频、非线性、大功率的情况下行为级模型是一个选择。缺点是精度较差，一致性不能保证，受测试技术和精度的影响。另一种是以元器件的工作原理为基础，从元器件的数学方程式出发，得到的器件模型及模型参数与器件的物理工作原理有密切的关系。SPICE 模型是这种模型中应用最广泛的一种。其优点是精度较高，特别是随着建模手段的发展和半导体工艺的进步和规范，人们已可以在多种级别上提供这种模型，满足不同的精度需要。缺点是模型复杂，计算时间长。一般驱动器和接收器的模型由器件厂商提供，传输线的模型通常从场分析器中提取，封装和连接器的模型即可以由场分析器提取，又可以由制造厂商提供。在电子设计中已经有多种可以用于PCB板级信号完整性分析的模型，其中最为常用的有三种，分别是SPICE、IBIS和Verilog-AMS、VHDL-AMS。

PCB上的任何一条走线在通过高频信号的情况下都会对该信号造成时延时，蛇形走线的主要作用是补偿“同一组相关”信号线中延时较小的部分，这些部分通常是没有或比其它信号少通过另外的逻辑处理;最典型的就是时钟线，通常它不需经过任何其它逻辑处理，因而其延时会小于其它相关信号。高速数字PCB板的等线长是为了使各信号的延迟差保持在一个范围内,保证系统在同一周期内读取的数据的有效性(延迟差超过一个时钟周期时会错读下一周期的数据),一般要求延迟差不超过1/4时钟周期,单位长度的线延迟差也是固定的,延迟跟线宽,线长,铜厚,板层结构有关,但线过长会增大分布电容和分布电感,使信号质量,所以时钟IC引脚一般都接RC端接,但蛇形走线并非起电感的作用,相反的,电感会使信号中的上升元中的高次谐波相移,造成信号质量恶化,所以要求蛇形线间距最少是线宽的两倍,信号的上升时间越小就越易受分布电容和分布电感的影响.因为应用场合不同具不同的作用,如果蛇形走线在电脑板中出现，其主要起到一个滤波电感的作用，提高电路的抗干扰能力，电脑主机板中的蛇形走线，主要用在一些时钟信号中，如CIClk,AGPClk，它的作用有两点：1、阻抗匹配2、滤波电感。对一些重要信号，如INTEL HUB架构中的HUBLink，一共13根，跑233MHz，要求必须严格等长，以消除时滞造成的隐患，绕线是解决办法。一般来讲，蛇形走线的线距>=2倍的线宽。PCI板上的蛇行线就是为了适应PCI33MHzClock的线长要求。若在一般普通PCB板中，是一个分布参数的 LC滤波器，还可作为收音机天线的电感线圈，短而窄的蛇形走线可做保险丝等等.

1.开料目的：根据工程资料MI的要求，在符合要求的大张板材上，裁切成小块生产板件.符合客户要求的小块板料.流程：大板料→按MI要求切板→锔板→啤圆角磨边→出板钻孔目的：根据工程资料，在所开符合要求尺寸的板料上，相应的位置钻出所求的孔径.流程：叠板销钉→上板→钻孔→下板→检查修理沉铜目的：沉铜是利用化学方法在绝缘孔壁上沉积上一层薄铜.流程：粗磨→挂板→沉铜自动线→下板→浸%稀H2SO4→加厚铜图形转移目的：图形转移是生产菲林上的图像转移到板上。流程：(蓝油流程)：磨板→印第Y面→烘干→印第二面→烘干→爆光→冲影→检查;(干膜流程)：麻板→压膜→静置→对位→曝光→静置→冲影→检查图形电镀目的：图形电镀是在线路图形裸露的铜皮上或孔壁上电镀一层达到要求厚度的铜层与要求厚度的金镍或锡层。流程：上板→除油→水洗二次→微蚀→水洗→酸洗→镀铜→水洗→浸酸→镀锡→水洗→下板退膜目的：用NaOH溶液退去抗电镀覆盖膜层使非线路铜层裸露出来。流程：水膜：插架→浸碱→冲洗→擦洗→过机;干膜：放板→过机蚀刻目的：蚀刻是利用化学反应法将非线路部位的铜层腐蚀去。绿油目的：绿油是将绿油菲林的图形转移到板上，起到保护线路和阻止焊接零件时线路上锡的作用。流程：磨板→印感光绿油→锔板→曝光→冲影;磨板→印第Y面→烘板→印第二面→烘板字符目的：字符是提供的一种便于辩认的标记。流程：绿油终锔后→冷却静置→调网→印字符→后锔镀金手指目的：在插头手指上镀上一层要求厚度的镍金层，使之更具有硬度的耐磨性。流程：上板→除油→水洗两次→微蚀→水洗两次→酸洗→镀铜→水洗→镀镍→水洗→镀金镀锡板 (并列的一种工艺)目的：喷锡是在未覆盖阻焊油的裸露铜面上喷上一层铅锡，以保护铜面不蚀氧化，以保证具有良好的焊接性能.流程：微蚀→风干→预热→松香涂覆→焊锡涂覆→热风平整→风冷→洗涤风干成型目的：通过模具冲压或数控锣机锣出客户所需要的形状成型的方法有机锣，啤板，手锣，手切说明：数据锣机板与啤板的精确度较高，手锣其次，手切板最低具只能做一些简单的外形.测试目的：通过电子00%测试，检测目视不易发现到的开路，短路等影响功能性之缺陷.流程：上模→放板→测试→合格→FQC目检→不合格→修理→返测试→OK→REJ→报废终检目的：通过00%目检板件外观缺陷，并对轻微缺陷进行修理，避免有问题及缺陷板件流出.具体工作流程：来料→查看资料→目检→合格→FQA抽查→合格→包装→不合格→处理→检查OKa

上海厂家SMT插件随着PCB设计复杂度的逐步提高，对于信号完整性的分析除了反射，串扰以及EMI之外，厂家SMT插件稳定可靠的电源供应也成为设计者们重点研究的方向之一。尤其当开关器件数目不断增加，核心电压不断减小的时候，电源的波动往往会给系统带来致命的影响，于是人们提出了新的名词：电源完整性，简称PI(powerintegrity)。当今国际市场上，IC设计比较发达，但电源完整性设计还是一个薄弱的环节。因此本文提出了PCB板中电源完整性问题的产生，分析了影响电源完整性的因素并提出了解决PCB板中电源完整性问题的优化方法与经验设计，具有较强的理论分析与实际工程应用价值。二、电源噪声的起因及分析对于电源噪声的起因我们通过一个与非门电路图进行分析。图1中的电路图为一个三输入与非门的结构图，因为与非门属于数字器件，它是通过“1”和“0”电平的切换来工作的。随着IC技术的不断提高，数字器件的切换速度也越来越快，这就引进了更多的高频分量，同时回路中的电感在高频下就很容易引起电源波动。如在图1中，当与非门输入全为高电平时，电路中的三极管导通，电路瞬间短路，电源向电容充电，同时流入地线。此时由于电源线和地线上存在寄生电感，我们由公式V=LdI/dt可知，这将在电源线和地线上产生电压波动，如图2中所示的电平上升沿所引入的ΔI噪声。当与非门输入为低电平时，此时电容放电，将在地线上产生较大的ΔI噪声;而电源此时只有电路的瞬间短路所引起的电流突变，由于不存在向电容充电而使电流突变相对于上升沿来说要小。从对与非门的电路进行分析我们知道，造成电源不稳定的根源主要在于两个方面：一是器件高速开关状态下，瞬态的交变电流过大;

PCB制板热风整平前处理过程的好坏对热风整平的质量影响很大，该工序必须彻底清除焊盘上的油污，杂质及氧化层，为浸锡提供新鲜可焊的铜表面。现在较常采用的前处理工艺是机械式喷淋，首先是硫酸-双氧水微蚀刻，微蚀后浸酸，然后是水喷淋冲洗，热风吹干，喷助焊剂，立即热风整平。前处理不良造成的露铜现象是不分类型批次同时大量出现的，露铜点常常是分布整个板面，在边缘上更是严重。使用放大镜观察前处理后的线路板将发现焊盘上有明显残留的氧化点和污迹。出现类似情况应对微蚀溶液进行化学分析，检查第二道酸洗溶液，调整溶液的浓度更换由于时间使用过长污染严重的溶液，检查喷淋系统是否通畅。适当的延长处理时间也可提高处理效果，但需注意会出现的过腐蚀现象，返工的线路板经热风整平后处理线再在5%的盐酸溶液中处理一下，去除表面的氧化物。2.焊盘表面不洁，有残余的阻焊剂污染焊盘。目前大部份的厂家采用全板丝网印刷液态感光阻焊油墨，然后通过曝光、显影去除多余的阻焊剂，得到时间的阻焊图形。在该过程中，预烘过程控制不好，温度过高时间过长都会造成显影的困难。阻焊底片上是否有缺陷，显影液的成份及温度是否正确，显影时的速度即显影点是否正确，喷嘴是否堵塞及喷嘴的压力是否正常，水洗是否良好，其中任何一点情况都会给焊盘上留下残点。如由于底片的原因形成的露铜一般较有规律性，都在同一点上。该种情况使用放大镜可发现在露铜处有阻焊物质的残留痕迹，PCB设计一般在固化工序前应设立一岗位对图形及金属化孔内部进行检查，保证送到下一工序的印刷线路板的焊盘和金属化孔内清洁无阻焊油墨残留。3.助焊剂活性不够助焊剂的作用是改善铜表面的润湿性，保护层压板表面不过热，且为焊料涂层提供保护作用。如助焊剂活性不够，铜表面润湿性不好，焊料就不能完全覆盖焊盘，其露铜现象与前处理不佳类似，延长前处理时间可减轻露铜现象。现在的助焊剂几乎全为酸性助焊剂，内含有酸性添加剂，如酸性过高会产生咬铜现象严重，造成焊料中的铜含量高引起铅锡粗糙;酸性过低，则活性弱，会导致露铜。如铅锡槽中的铜含量大要及时除铜。工艺技术人员选择一个质量稳定可靠的助焊剂对热风整平有重要的影响，优良的助焊剂的是热风整平质量的保证。