湖北开发线路板贴片一、沉金板与镀金板的区别二、为什么要用镀金板随着IC 的集成度越来越高，IC脚也越多越密。开发线路板贴片而垂直喷锡工艺很难将成细的焊盘吹平整，这就给SMT的贴装带来了难度;另外喷锡板的待用寿命(shelf life)很短。而镀金板正好解决了这些问题： 1对于表面贴装工艺，尤其对于0603及0402 超小型表贴，因为焊盘平整度直接关系到锡膏印制工序的质量，对后面的再流焊接质量起到决定性影响，所以，整板镀金在高密度和超小型表贴工艺中时常见到。2在试制阶段，受元件采购等因素的影响往往不是板子来了马上就焊，而是经常要等上几个星期甚至个把月才用，镀金板的待用寿命(shelf life)比铅锡合金长很多倍所以大家都乐意采用。再说镀金PCB在度样阶段的成本与铅锡合金板相比相差无几。但随着布线越来越密，线宽、间距已经到了3-4MIL。因此带来了金丝短路的问题：随着信号的频率越来越高，因趋肤效应造成信号在多镀层中传输的情况对信号质量的影响越明显：趋肤效应是指：高频的交流电，电流将趋向集中在导线的表面流动。根据计算，趋肤深度与频率有关：镀金板的其它缺点在沉金板与镀金板的区别表中已列出。

通讯与计算机技术的高速发展使得高速PCB设计进入了千兆位领域，新的高速器件应用使得如此高的速率在背板和单板上的长距离传输成为可能，但与此同时，PCB设计中的信号完整性问题(SI)、电源完整性以及电磁兼容方面的问题也更加突出。信号完整性是指信号在信号线上传输的质量，主要问题包括反射、振荡、时序、地弹和串扰等。信号完整性差不是由某个单一因素导致，而是板级设计中多种因素共同引起。在千兆位设备的PCB板设计中，一个好的信号完整性设计要求工程师全面考虑器件、传输线互联方案、电源分配以及EMC方面的问题。高速PCB设计EDA工具已经从单纯的仿真验证发展到设计和验证相结合，帮助设计者在设计早期设定规则以避免错误而不是在设计后期发现问题。随着数据速率越来越高设计越来越复杂，高速PCB系统分析工具变得更加必要，这些工具包括时序分析、信号完整性分析、设计空间参数扫描分析、EMC设计、电源系统稳定性分析等。这里我们将着重讨论在千兆位设备PCB设计中信号完整性分析应考虑的一些问题。高速器件与器件模型尽管千兆位发送与接收元器件供应商会提供有关芯片的设计资料，但是器件供应商对于新器件信号完整性的了解也存在一个过程，这样器件供应商给出的设计指南可能并不成熟，还有就是器件供应商给出的设计约束条件通常都是非常苛刻的，对设计工程师来说要满足所有的设计规则会非常困难。所以就需要信号完整性工程师运用仿真分析工具对供应商的约束规则和实际设计进行分析，考察和优化元器件选择、拓扑结构、匹配方案、匹配元器件的值，并最终开发出确保信号完整性的PCB布局布线规则。因此，千兆位信号的精确仿真分析变得十分重要，而器件模型在信号完整性分析工作中的作用也越来越得到重视。

第Y章 溶液浓度计算方法在印制电路板制造技术，各种溶液占了很大的比重，对印制电路板的最终产品质量起到关键的作用。无论是选购或者自配都必须进行科学计算。正确的计算才能确保各种溶液的成分在工艺范围内，对确保产品质量起到重要的作用。根据印制电路板生产的特点，提供六种计算方法供同行选用。1.体积比例浓度计算：定义：是指溶质(或浓溶液)体积与溶剂体积之比值。举例：1：5硫酸溶液就是一体积浓硫酸与五体积水配制而成。2.克升浓度计算：定义：一升溶液里所含溶质的克数。举例：100克硫酸铜溶于水溶液10升，问一升浓度是多少?100/10=10克/升3.重量百分比浓度计算定义：用溶质的重量占全部溶液重理的百分比表示。

【第Y招】多层板布线高频电路往往集成度较高，布线密度大，采用多层板既是布线所必须，也是降低干扰的有效手段。在PCB Layout阶段，合理的选择一定层数的印制板尺寸，能充分利用中间层来设置屏蔽，更好地实现就近接地，并有效地降低寄生电感和缩短信号的传输长度，同时还能大幅度地降低信号的交叉干扰等，所有这些方法都对高频电路的可靠性有利。有资料显示，同种材料时，四层板要比双面板的噪声低20dB。但是，同时也存在一个问题，PCB半层数越高，制造工艺越复杂，单位成本也就越高，这就要求我们在进行PCB Layout时，除了选择合适的层数的PCB板，还需要进行合理的元器件布局规划，并采用正确的布线规则来完成设计。　　【第二招】高速电子器件管脚间的引线弯折越少越好　　高频电路布线的引线最好采用全直线，需要转折，可用45度折线或者圆弧转折，这种要求在低频电路中仅仅用于提高铜箔的固着强度，而在高频电路中，满足这一要求却可以减少高频信号对外的发射和相互间的耦合。　　【第三招】高频电路器件管脚间的引线越短越好　　信号的辐射强度是和信号线的走线长度成正比的，高频的信号引线越长，它就越容易耦合到靠近它的元器件上去，所以对于诸如信号的时钟、晶振、DDR的数据、LVDS线、USB线、HDMI线等高频信号线都是要求尽可能的走线越短越好。　　【第四招】高频电路器件管脚间的引线层间交替越少越好　　所谓“引线的层间交替越少越好”是指元件连接过程中所用的过孔(Via)越少越好。据侧，一个过孔可带来约0.5pF的分布电容，减少过孔数能显著提高速度和减少数据出错的可能性。

1. 如果是人工焊接，要养成好的习惯，首先，焊接前要目视检查一遍PCB板，并用万用表检查关键电路(特别是电源与地)是否短路;其次，每次焊接完一个芯片就用万用表测一下电源和地是否短路;此外，焊接时不要乱甩烙铁，如果把焊锡甩到芯片的焊脚上(特别是表贴元件)，就不容易查到。2. 在计算机上打开PCB图，点亮短路的网络，看什么地方离的最近，最容易被连到一块。特别要注意IC内部短路。3. 发现有短路现象。拿一块板来割线(特别适合单/双层板),割线后将每部分功能块分别通电,一部分一部分排除。4. 使用短路定位分析仪，如：新加坡PROTEQ CB2000短路追踪仪，香港灵智科技QT50短路追踪仪，英国POLAR ToneOhm950多层板路短路探测仪等等。5. 如果有BGA芯片，由于所有焊点被芯片覆盖看不见，而且又是多层板(4层以上)，因此最好在设计时将每个芯片的电源分割开，用磁珠或0欧电阻连接，这样出现电源与地短路时，断开磁珠检测，很容易定位到某一芯片。由于BGA的焊接难度大，如果不是机器自动焊接，稍不注意就会把相邻的电源与地两个焊球短路。

解决EMI问题的办法很多，现代的EMI抑制方法包括：利用EMI抑制涂层、选用合适的EMI抑制零配件和EMI仿真设计等。本文从最基本的PCB布板出发，讨论PCB分层堆叠在控制EMI辐射中的作用和设计技巧。电源汇流排在IC的电源引脚附近合理地安置适当容量的电容，可使IC输出电压的跳变来得更快。然而，问题并非到此为止。由于电容呈有限频率响应的特性，这使得电容无法在全频带上生成干净地驱动IC输出所需要的谐波功率。除此之外，电源汇流排上形成的瞬态电压在去耦路径的电感两端会形成电压降，这些瞬态电压就是主要的共模EMI干扰源。我们应该怎么解决这些问题?就我们电路板上的IC而言，IC周围的电源层可以看成是优良的高频电容器，它可以收集为干净输出提供高频能量的分立电容器所泄漏的那部份能量。此外，优良的电源层的电感要小，从而电感所合成的瞬态信号也小，进而降低共模EMI。当然，电源层到IC电源引脚的连线必须尽可能短，因为数位信号的上升沿越来越快，最好是直接连到IC电源引脚所在的焊盘上，这要另外讨论。为了控制共模EMI，电源层要有助于去耦和具有足够低的电感，这个电源层必须是一个设计相当好的电源层的配对。有人可能会问，好到什么程度才算好?问题的答案取决于电源的分层、层间的材料以及工作频率(即IC上升时间的函数)。通常，电源分层的间距是6mil，夹层是FR4材料，则每平方英寸电源层的等效电容约为75pF。显然，层间距越小电容越大。