一、沉金板与镀金板的区别二、为什么要用镀金板随着IC 的集成度越来越高，IC脚也越多越密。而垂直喷锡工艺很难将成细的焊盘吹平整，这就给SMT的贴装带来了难度;另外喷锡板的待用寿命(shelf life)很短。而镀金板正好解决了这些问题： 1对于表面贴装工艺，尤其对于0603及0402 超小型表贴，因为焊盘平整度直接关系到锡膏印制工序的质量，对后面的再流焊接质量起到决定性影响，所以，整板镀金在高密度和超小型表贴工艺中时常见到。2在试制阶段，受元件采购等因素的影响往往不是板子来了马上就焊，而是经常要等上几个星期甚至个把月才用，镀金板的待用寿命(shelf life)比铅锡合金长很多倍所以大家都乐意采用。再说镀金PCB在度样阶段的成本与铅锡合金板相比相差无几。但随着布线越来越密，线宽、间距已经到了3-4MIL。因此带来了金丝短路的问题：随着信号的频率越来越高，因趋肤效应造成信号在多镀层中传输的情况对信号质量的影响越明显：趋肤效应是指：高频的交流电，电流将趋向集中在导线的表面流动。根据计算，趋肤深度与频率有关：镀金板的其它缺点在沉金板与镀金板的区别表中已列出。

福建线路板贴片1. 如果是人工焊接，要养成好的习惯，首先，焊接前要目视检查一遍PCB板，并用万用表检查关键电路(特别是电源与地)是否短路;其次，线路板贴片生产厂每次焊接完一个芯片就用万用表测一下电源和地是否短路;此外，焊接时不要乱甩烙铁，如果把焊锡甩到芯片的焊脚上(特别是表贴元件)，就不容易查到。2. 在计算机上打开PCB图，点亮短路的网络，看什么地方离的最近，最容易被连到一块。特别要注意IC内部短路。3. 发现有短路现象。拿一块板来割线(特别适合单/双层板),割线后将每部分功能块分别通电,一部分一部分排除。4. 使用短路定位分析仪，如：新加坡PROTEQ CB2000短路追踪仪，香港灵智科技QT50短路追踪仪，英国POLAR ToneOhm950多层板路短路探测仪等等。5. 如果有BGA芯片，由于所有焊点被芯片覆盖看不见，而且又是多层板(4层以上)，因此最好在设计时将每个芯片的电源分割开，用磁珠或0欧电阻连接，这样出现电源与地短路时，断开磁珠检测，很容易定位到某一芯片。由于BGA的焊接难度大，如果不是机器自动焊接，稍不注意就会把相邻的电源与地两个焊球短路。

覆铜，就是将PCB上闲置的空间作为基准面，然后用固体铜填充，这些铜区又称为灌铜。敷铜的意义在于，减小地线阻抗，提高抗干扰能力;降低压降，提高电源效率;还有，与地线相连，减小环路面积。如果PCB的地较多，有SGND、AGND、GND，等等，如何覆铜?我的做法是，根据PCB板面位置的不同，分别以最主要的“地”作为基准参考来独立覆铜，数字地和模拟地分开来敷铜自不多言。同时在覆铜之前，首先加粗相应的电源连线：V5.0V、V3.6V、V3.3V(SD卡供电)，等等。这样一来，就形成了多个不同形状的多变形结构。覆铜需要处理好几个问题：一是不同地的单点连接，二是晶振附近的覆铜，电路中的晶振为一高频发射源，做法是在环绕晶振敷铜，然后将晶振的外壳另行接地。三是孤岛(死区)问题，如果觉得很大，那就定义个地过孔添加进去也费不了多大的事。另外，大面积覆铜好还是网格覆铜好，不好一概而论。为什么呢?大面积覆铜，如果过波峰焊时，板子就可能会翘起来，甚至会起泡。从这点来说，网格的散热性要好些。通常是高频电路对抗干扰要求高的多用网格，低频电路有大电流的电路等常用完整的铺铜。补充下：在数字电路中，特别是带MCU的电路中，兆级以上工作频率的电路，敷铜的作用就是为了降低整个地平面的阻抗。更具体的处理方法我一般是这样来操作的：各个核心模块(也都是数字电路)在允许的情况下也会分区敷铜，然后再用线把各个敷铜连接起来，这样做的目的也是为了减小各级电路之间的影响。对于数字电路模拟电路 混合的电路，地线的独立走线，以及到最后到电源滤波电容处的汇总就不多说了，大家都清楚。不过有一点：模拟电路里的地线分布，很多时候不能简单敷成一片铜皮就了事，因为模拟电路里很注重前后级的互相影响，而且模拟地也要求单点接地，所以能不能把模拟地敷成铜皮还得根据实际情况处理。(这就要求对所用到的模拟IC的一些特殊性能还是要了解的)

【第Y招】多层板布线高频电路往往集成度较高，布线密度大，采用多层板既是布线所必须，也是降低干扰的有效手段。在PCB Layout阶段，合理的选择一定层数的印制板尺寸，能充分利用中间层来设置屏蔽，更好地实现就近接地，并有效地降低寄生电感和缩短信号的传输长度，同时还能大幅度地降低信号的交叉干扰等，所有这些方法都对高频电路的可靠性有利。有资料显示，同种材料时，四层板要比双面板的噪声低20dB。但是，同时也存在一个问题，PCB半层数越高，制造工艺越复杂，单位成本也就越高，这就要求我们在进行PCB Layout时，除了选择合适的层数的PCB板，还需要进行合理的元器件布局规划，并采用正确的布线规则来完成设计。　　【第二招】高速电子器件管脚间的引线弯折越少越好　　高频电路布线的引线最好采用全直线，需要转折，可用45度折线或者圆弧转折，这种要求在低频电路中仅仅用于提高铜箔的固着强度，而在高频电路中，满足这一要求却可以减少高频信号对外的发射和相互间的耦合。　　【第三招】高频电路器件管脚间的引线越短越好　　信号的辐射强度是和信号线的走线长度成正比的，高频的信号引线越长，它就越容易耦合到靠近它的元器件上去，所以对于诸如信号的时钟、晶振、DDR的数据、LVDS线、USB线、HDMI线等高频信号线都是要求尽可能的走线越短越好。　　【第四招】高频电路器件管脚间的引线层间交替越少越好　　所谓“引线的层间交替越少越好”是指元件连接过程中所用的过孔(Via)越少越好。据侧，一个过孔可带来约0.5pF的分布电容，减少过孔数能显著提高速度和减少数据出错的可能性。

1.寄生电容过孔本身存在着对地或电源的寄生电容，如果已知过孔在内层上的隔离孔直径为D2;过孔焊盘的直径为D1;PCB的厚度为T;板基材的相对介电常数为ε;过孔的寄生电容延Κ了电路中信号的上升时问，降低了电路的速度。如果一块厚度为25mil的PCB，使用内径为10mil，焊盘直径为20mil的过孔，内层电气间隙宽度为32mil时，可以通过上面的公式近似算出过孔的寄生电容大致为0.259 pF。如果走线的特性阻抗为30Ω,则该寄生电容引起的信号上升时间延长量。系数1/2是因为过孔在走线的中途。从这些数值可以看出，尽管单个过孔的寄生电容引起的上升沿变缓的效用不是很明显，但是如果走线中多次使用过孔进行层间的切换，设计者还是要慎重考虑的。2.寄生电感过孔还具有与其高度和直径直接相关的串联寄生电感。若九是过孔的高度;d是中心钻孔的直径;则过孔的寄生电感L近似为在高速数字电路的设计中，寄生电感带来的危害超过寄生电容的影响。过孔的寄生串联电感会削弱旁路电容在电源或地平面滤除噪声的作用，减弱整个电源系统的滤波效用c因此旁路和去耦电容的过孔应该尽可能短，以使其电感值最小。通过上面对过孔寄生特性的分析，为了减小过孔的寄生效应带来的不利影响，在进行高速PCB设计时应尽量做到：· 尽量减少过孔，尤其是时钟信号走线;· 使用较薄的PCB有利于减小过孔的两种寄生参数;· 过孔阻抗应该尽可能与其连接的走线的阻抗相匹配，以便减小信号的反射;