1.布局首先,要考虑PCB尺寸大小。PCB尺寸过大时,印制线条长,阻抗增加,抗噪声能力下降,成本也增加;过小,则散热不好,且邻近线条易受干扰。在确定PCB尺寸后.再确定特殊元件的位置。最后,根据电路的功能单元,对电路的全部元器件进行布局。在确定特殊元件的位置时要遵守以下原则:(1)尽可能缩短高频元器件之间的连线,设法减少它们的分布参数和相互间的电磁干扰。易受干扰的元器件不能相互挨得太近,输入和输出元件应尽量远离。(2)某些元器件或导线之间可能有较高的电位差,应加大它们之间的距离,以免放电引出意外短路。带高电压的元器件应尽量布置在调试时手不易触及的地方。(3)应留出印制扳定位孔及固定支架所占用的位置。根据电路的功能单元.对电路的全部元器件进行布局时,要符合以下原则:(1)按照电路的流程安排各个功能电路单元的位置,使布局便于信号流通,并使信号尽可能保持一致的方向。(2)以每个功能电路的核心元件为中心,围绕它来进行布局。元器件应均匀、整齐、紧凑地排列在PCB上.尽量减少和缩短各元器件之间的引线和连接。(3)在高频下工作的电路,要考虑元器件之间的分布参数。一般电路应尽可能使元器件平行排列。这样,不但美观.而且装焊容易.易于批量生产。(4)位于电路板边缘的元器件,离电路板边缘一般不小于2mm。电路板的最佳形状为矩形。
一个高明的CAD工程师需要做的是:如何综合考虑各方意见,达到最佳结合点。以下为EDADOC专家根据个人在通讯产品PCB设计的多年经验,所总结出来的层叠设计参考,与大家共享。 PCB层叠设计基本原则 CAD工程师在完成布局(或预布局)后,重点对本板的布线瓶径处进行分析,再结合EDA软件关于布线密度(PIN/RAT)的报告参数、综合本板诸如差分线、敏感信号线、特殊拓扑结构等有特殊布线要求的信号数量、种类确定布线层数;再根据单板的电源、地的种类、分布、有特殊布线需求的信号层数,综合单板的性能指标要求与成本承受能力,确定单板的电源、地的层数以及它们与信号层的相对排布位置。单板层的排布一般原则:A)与元件面相邻的层为地平面,提供器件屏蔽层以及为顶层布线提供回流平面;B)所有信号层尽可能与地平面相邻(确保关键信号层与地平面相邻);C)主电源尽可能与其对应地相邻;D)尽量避免两信号层直接相邻;
湖南开发FPC软板(一) 画好原理图很多工程师都觉得layout工作更重要一些,原理图就是为了生成网表方便PCB做检查用的。FPC软板生产商其实,在后续电路调试过程中原理图的作用会更大一些。无论是查找问题还是和同事交流,还是原理图更直观更方便。另外养成在原理图中做标注的习惯,把各部分电路在layout的时候要注意到的问题标注在原理图上,对自己或者对别人都是一个很好的提醒。层次化原理图,把不同功能不同模块的电路分成不同的页,这样无论是读图还是以后重复使用都能明显的减少工作量。使用成熟的设计总是要比设计新电路的风险小。每次看到把所有电路都放在一张图纸上,一片密密麻麻的器件,脑袋就能大一圈。(二) 好好进行电路布局心急的工程师画完原理图,把网表导入PCB后就迫不及待的把器件放好,开始拉线。其实一个好的PCB布局能让你后面的拉线工作变得简单,让你的PCB工作的更好。每一块板子都会有一个信号路径,PCB布局也应该尽量遵循这个信号路径,让信号在板子上可以顺畅的传输,人们都不喜欢走迷宫,信号也一样。如果原理图是按照模块设计的,PCB也一样可以。按照不同的功能模块可以把板子划分为若干区域。模拟数字分开,电源信号分开,发热器件和易感器件分开,体积较大的器件不要太靠近板边,注意射频信号的屏蔽等等……多花一分的时间去优化PCB的布局,就能在拉线的时候节省更多的时间。
PCB上的任何一条走线在通过高频信号的情况下都会对该信号造成时延时,蛇形走线的主要作用是补偿“同一组相关”信号线中延时较小的部分,这些部分通常是没有或比其它信号少通过另外的逻辑处理;最典型的就是时钟线,通常它不需经过任何其它逻辑处理,因而其延时会小于其它相关信号。高速数字PCB板的等线长是为了使各信号的延迟差保持在一个范围内,保证系统在同一周期内读取的数据的有效性(延迟差超过一个时钟周期时会错读下一周期的数据),一般要求延迟差不超过1/4时钟周期,单位长度的线延迟差也是固定的,延迟跟线宽,线长,铜厚,板层结构有关,但线过长会增大分布电容和分布电感,使信号质量,所以时钟IC引脚一般都接RC端接,但蛇形走线并非起电感的作用,相反的,电感会使信号中的上升元中的高次谐波相移,造成信号质量恶化,所以要求蛇形线间距最少是线宽的两倍,信号的上升时间越小就越易受分布电容和分布电感的影响.因为应用场合不同具不同的作用,如果蛇形走线在电脑板中出现,其主要起到一个滤波电感的作用,提高电路的抗干扰能力,电脑主机板中的蛇形走线,主要用在一些时钟信号中,如CIClk,AGPClk,它的作用有两点:1、阻抗匹配2、滤波电感。对一些重要信号,如INTEL HUB架构中的HUBLink,一共13根,跑233MHz,要求必须严格等长,以消除时滞造成的隐患,绕线是解决办法。一般来讲,蛇形走线的线距>=2倍的线宽。PCI板上的蛇行线就是为了适应PCI33MHzClock的线长要求。若在一般普通PCB板中,是一个分布参数的 LC滤波器,还可作为收音机天线的电感线圈,短而窄的蛇形走线可做保险丝等等.
覆铜,就是将PCB上闲置的空间作为基准面,然后用固体铜填充,这些铜区又称为灌铜。敷铜的意义在于,减小地线阻抗,提高抗干扰能力;降低压降,提高电源效率;还有,与地线相连,减小环路面积。如果PCB的地较多,有SGND、AGND、GND,等等,如何覆铜?我的做法是,根据PCB板面位置的不同,分别以最主要的“地”作为基准参考来独立覆铜,数字地和模拟地分开来敷铜自不多言。同时在覆铜之前,首先加粗相应的电源连线:V5.0V、V3.6V、V3.3V(SD卡供电),等等。这样一来,就形成了多个不同形状的多变形结构。覆铜需要处理好几个问题:一是不同地的单点连接,二是晶振附近的覆铜,电路中的晶振为一高频发射源,做法是在环绕晶振敷铜,然后将晶振的外壳另行接地。三是孤岛(死区)问题,如果觉得很大,那就定义个地过孔添加进去也费不了多大的事。另外,大面积覆铜好还是网格覆铜好,不好一概而论。为什么呢?大面积覆铜,如果过波峰焊时,板子就可能会翘起来,甚至会起泡。从这点来说,网格的散热性要好些。通常是高频电路对抗干扰要求高的多用网格,低频电路有大电流的电路等常用完整的铺铜。补充下:在数字电路中,特别是带MCU的电路中,兆级以上工作频率的电路,敷铜的作用就是为了降低整个地平面的阻抗。更具体的处理方法我一般是这样来操作的:各个核心模块(也都是数字电路)在允许的情况下也会分区敷铜,然后再用线把各个敷铜连接起来,这样做的目的也是为了减小各级电路之间的影响。对于数字电路模拟电路 混合的电路,地线的独立走线,以及到最后到电源滤波电容处的汇总就不多说了,大家都清楚。不过有一点:模拟电路里的地线分布,很多时候不能简单敷成一片铜皮就了事,因为模拟电路里很注重前后级的互相影响,而且模拟地也要求单点接地,所以能不能把模拟地敷成铜皮还得根据实际情况处理。(这就要求对所用到的模拟IC的一些特殊性能还是要了解的)