产生网络表：网络表是电路原理图设计(SCH)与印制电路板设计(PCB)之间的一座桥梁，它是电路板自动的灵魂。网络表可以从电路原理图中获得，也可从印制电路板中提取出来。(3)印制电路板的设计：印制电路板的设计主要是针对PROTEL99的另外一个重要的部分PCB而言的，在这个过程中，我们借助PROTEL99提供的强大功能实现电路板的版面设计，完成高难度的等工作。但在实践中，具体主要以下面细分步骤为主：一、电路版设计的先期工作1、利用原理图设计工具绘制原理图，并且生成对应的网络表。当然，有些特殊情况下，如电路版比较简单，已经有了网络表等情况下也可以不进行原理图的设计，直接进入PCB设计系统，在PCB设计系统中，可以直接取用零件封装，人工生成网络表。2、手工更改网络表将一些元件的固定用脚等原理图上没有的焊盘定义到与它相通的网络上，没任何物理连接的可定义到地或保护地等。将一些原理图和PCB封装库中引脚名称不一致的器件引脚名称改成和PCB封装库中的一致，特别是二、三极管等。二、画出自己定义的非标准器件的封装库建议将自己所画的器件都放入一个自己建立的PCB库专用设计文件。三、设置PCB设计环境和绘制印刷电路的版框含中间的镂空等1、进入PCB系统后的第Y步就是设置PCB设计环境，包括设置格点大小和类型，光标类型，版层参数，布线参数等等。大多数参数都可以用系统默认值，而且这些参数经过设置之后，符合个人的习惯，以后无须再去修改。2、规划电路版，主要是确定电路版的边框，包括电路版的尺寸大小等等。在需要放置固定孔的地方放上适当大小的焊盘。对于3mm的螺丝可用6.5~8mm的外径和3.2~3.5mm内径的焊盘对于标准板可从其它板或PCBizard中调入。注意-在绘制电路版地边框前，一定要将当前层设置成KeepOut层，即禁止布线层。四、打开所有要用到的PCB库文件后，调入网络表文件和修改零件封装这一步是非常重要的一个环节，网络表是PCB自动布线的灵魂，也是原理图设计与印象电路版设计的接口，只有将网络表装入后，才能进行电路版的布线。在原理图设计的过程中，ERC检查不会涉及到零件的封装问题。因此，原理图设计时，零件的封装可能被遗忘，在引进网络表时可以根据设计情况来修改或补充零件的封装。当然，可以直接在PCB内人工生成网络表，并且指定零件封装。

PCB设计是一个细致的工作，需要的就是细心和耐心。刚开始做设计的新手经常犯的错误就是一些细节错误。器件管脚弄错了，器件封装用错了，管脚顺序画反了等等，有些可以通过飞线来解决，有些可能就让一块板子直接变成了废品。画封装的时候多检查一遍，投板之前把封装打印出来和实际器件比一下，多看一眼，多检查一遍不是强迫症，只是让这些容易犯的低级错误尽量避免。否则设计的再好看的板子，上面布满飞线，也就远谈不上优秀了。(二) 学会设置规则其实现在不光高级的PCB设计软件需要设置布线规则，一些简单易用的PCB工具同样可以进行规则设置。人脑毕竟不是机器，那就难免会有疏忽有失误。所以把一些容易忽略的问题设置到规则里面，让电脑帮助我们检查，尽量避免犯一些低级错误。另外，完善的规则设置能更好的规范后面的工作。所谓磨刀不误砍柴工，板子的规模越复杂规则设置的重要性越突出。现在很多EDA工具都有自动布线功能，如果规则设置足够详细，让工具自己帮你去设计，你在一旁喝杯咖啡，不是更惬意的事情吗?(三) 为别人考虑的越多，自己的工作越少在进行PCB设计的时候，尽量多考虑一些最终使用者的需求。比如，如果设计的是一块开发板，那么在进行PCB设计的时候就要考虑放置更多的丝印信息，这样在使用的时候会更方便，不用来回的查找原理图或者找设计人员支持了。如果设计的是一个量产产品，那么就要更多的考虑到生产线上会遇到的问题，同类型的器件尽量方向一致，器件间距是否合适，板子的工艺边宽度等等。这些问题考虑的越早，越不会影响后面的设计，也可以减少后面支持的工作量和改板的次数。看上去开始设计上用的时间增加了，实际上是减少了自己后续的工作量。在板子空间信号允许的情况下，尽量放置更多的测试点，提高板子的可测性，这样在后续调试阶段同样能节省更多的时间，给发现问题提供更多的思路。

北京FPC软板随着集成电路输出开关速度提高以及PCB板密度增加，信号完整性已经成为高速数字PCB设计必须关心的问题之一。厂家FPC软板元器件和PCB板的参数、元器件在PCB板上的布局、高速信号的布线等因素，都会引起信号完整性问题，导致系统工作不稳定，甚至完全不工作。如何在PCB板的设计过程中充分考虑到信号完整性的因素，并采取有效的控制措施，已经成为当今PCB设计业界中的一个热门课题。基于信号完整性计算机分析的高速数字PCB板设计方法能有效地实现PCB设计的信号完整性。1. 信号完整性问题概述信号完整性(SI)是指信号在电路中以正确的时序和电压作出响应的能力。如果电路中信号能够以要求的时序、持续时间和电压幅度到达IC，则该电路具有较好的信号完整性。反之，当信号不能正常响应时，就出现了信号完整性问题。从广义上讲，信号完整性问题主要表现为5个方面：延迟、反射、串扰、同步切换噪声(SSN)和电磁兼容性(EMI)。延迟是指信号在PCB板的导线上以有限的速度传输，信号从发送端发出到达接收端，其间存在一个传输延迟。信号的延迟会对系统的时序产生影响，在高速数字系统中，传输延迟主要取决于导线的长度和导线周围介质的介电常数。另外，当PCB板上导线(高速数字系统中称为传输线)的特征阻抗与负载阻抗不匹配时，信号到达接收端后有一部分能量将沿着传输线反射回去，使信号波形发生畸变，甚至出现信号的过冲和下冲。信号如果在传输线上来回反射，就会产生振铃和环绕振荡。

通讯与计算机技术的高速发展使得高速PCB设计进入了千兆位领域，新的高速器件应用使得如此高的速率在背板和单板上的长距离传输成为可能，但与此同时，PCB设计中的信号完整性问题(SI)、电源完整性以及电磁兼容方面的问题也更加突出。信号完整性是指信号在信号线上传输的质量，主要问题包括反射、振荡、时序、地弹和串扰等。信号完整性差不是由某个单一因素导致，而是板级设计中多种因素共同引起。在千兆位设备的PCB板设计中，一个好的信号完整性设计要求工程师全面考虑器件、传输线互联方案、电源分配以及EMC方面的问题。高速PCB设计EDA工具已经从单纯的仿真验证发展到设计和验证相结合，帮助设计者在设计早期设定规则以避免错误而不是在设计后期发现问题。随着数据速率越来越高设计越来越复杂，高速PCB系统分析工具变得更加必要，这些工具包括时序分析、信号完整性分析、设计空间参数扫描分析、EMC设计、电源系统稳定性分析等。这里我们将着重讨论在千兆位设备PCB设计中信号完整性分析应考虑的一些问题。高速器件与器件模型尽管千兆位发送与接收元器件供应商会提供有关芯片的设计资料，但是器件供应商对于新器件信号完整性的了解也存在一个过程，这样器件供应商给出的设计指南可能并不成熟，还有就是器件供应商给出的设计约束条件通常都是非常苛刻的，对设计工程师来说要满足所有的设计规则会非常困难。所以就需要信号完整性工程师运用仿真分析工具对供应商的约束规则和实际设计进行分析，考察和优化元器件选择、拓扑结构、匹配方案、匹配元器件的值，并最终开发出确保信号完整性的PCB布局布线规则。因此，千兆位信号的精确仿真分析变得十分重要，而器件模型在信号完整性分析工作中的作用也越来越得到重视。

(一) 画好原理图很多工程师都觉得layout工作更重要一些，原理图就是为了生成网表方便PCB做检查用的。其实，在后续电路调试过程中原理图的作用会更大一些。无论是查找问题还是和同事交流，还是原理图更直观更方便。另外养成在原理图中做标注的习惯，把各部分电路在layout的时候要注意到的问题标注在原理图上，对自己或者对别人都是一个很好的提醒。层次化原理图，把不同功能不同模块的电路分成不同的页，这样无论是读图还是以后重复使用都能明显的减少工作量。使用成熟的设计总是要比设计新电路的风险小。每次看到把所有电路都放在一张图纸上，一片密密麻麻的器件，脑袋就能大一圈。(二) 好好进行电路布局心急的工程师画完原理图，把网表导入PCB后就迫不及待的把器件放好，开始拉线。其实一个好的PCB布局能让你后面的拉线工作变得简单，让你的PCB工作的更好。每一块板子都会有一个信号路径，PCB布局也应该尽量遵循这个信号路径，让信号在板子上可以顺畅的传输，人们都不喜欢走迷宫，信号也一样。如果原理图是按照模块设计的，PCB也一样可以。按照不同的功能模块可以把板子划分为若干区域。模拟数字分开，电源信号分开，发热器件和易感器件分开，体积较大的器件不要太靠近板边，注意射频信号的屏蔽等等……多花一分的时间去优化PCB的布局，就能在拉线的时候节省更多的时间。