pcn设计问题集第Y部分从pcb如何选材到运用等一系列问题进行总结。1、如何选择PCB板材?选择PCB板材必须在满足设计需求和可量产性及成本中间取得平衡点。设计需求包含电气和机构这两部分。通常在设计非常高速的PCB板子(大于GHz的频率)时这材质问题会比较重要。例如,现在常用的FR-4材质,在几个GHz的频率时的介质损耗(dielectric loss)会对信号衰减有很大的影响,可能就不合用。就电气而言,要注意介电常数(dielectric constant)和介质损在所设计的频率是否合用。2、如何避免高频干扰?避免高频干扰的基本思路是尽量降低高频信号电磁场的干扰,也就是所谓的串扰(Crosstalk)。可用拉大高速信号和模拟信号之间的距离,或加ground guard/shunt traces在模拟信号旁边。还要注意数字地对模拟地的噪声干扰。3、在高速设计中,如何解决信号的完整性问题?信号完整性基本上是阻抗匹配的问题。而影响阻抗匹配的因素有信号源的架构和输出阻抗(output impedance),走线的特性阻抗,负载端的特性,走线的拓朴(topology)架构等。解决的方式是靠端接(termination)与调整走线的拓朴。
相信对做硬件的工程师,毕业开始进公司时,在设计PCB时,老工程师都会对他说,PCB走线不要走直角,走线一定要短,电容一定要就近摆放等等。但是一开始我们可能都不了解为什么这样做,就凭他们的几句经验对我们来说是远远不够的哦,当然如果你没有注意这些细节问题,今后又犯了,可能又会被他们骂,“都说了多少遍了电容一定要就近摆放,放远了起不到效果等等”,往往经验告诉我们其实那些老工程师也是只有一部分人才真正掌握其中的奥妙,我们一开始不会也不用难过,多看看资料很快就能掌握的。直到被骂好几次后我们回去找相关资料,为什么设计PCB电容要就近摆放呢,等看了资料后就能了解一些,可是网上的资料很杂散,很少能找到一个很全方面讲解的。下面这些内容是我转载的一篇关于电容去耦半径的讲解,相信你看了之后可以很牛x的回答和避免类似问题的发生。老师问: 为什么去耦电容就近摆放呢?学生答: 因为它有有效半径哦,放的远了失效的。电容去耦的一个重要问题是电容的去耦半径。大多数资料中都会提到电容摆放要尽量靠近芯片,多数资料都是从减小回路电感的角度来谈这个摆放距离问题。确实,减小电感是一个重要原因,但是还有一个重要的原因大多数资料都没有提及,那就是电容去耦半径问题。如果电容摆放离芯片过远,超出了它的去耦半径,电容将失去它的去耦的作用。理解去耦半径最好的办法就是考察噪声源和电容补偿电流之间的相位关系。当芯片对电流的需求发生变化时,会在电源平面的一个很小的局部区域内产生电压扰动,电容要补偿这一电流(或电压),就必须先感知到这个电压扰动。信号在介质中传播需要一定的时间,因此从发生局部电压扰动到电容感知到这一扰动之间有一个时间延迟。同样,电容的补偿电流到达扰动区也需要一个延迟。因此必然造成噪声源和电容补偿电流之间的相位上的不一致。
如果阻抗变化只发生一次,例如线宽从8mil变到6mil后,一直保持6mil宽度这种情况,要达到突变处信号反射噪声不超过电压摆幅的5%这一噪声预算要求,阻抗变化必须小于10%。这有时很难做到,以 FR4板材上微带线的情况为例,我们计算一下。如果线宽8mil,线条和参考平面之间的厚度为4mil,特性阻抗为46.5欧姆。线宽变化到6mil后特性阻抗变成54.2欧姆,阻抗变化率达到了20%。反射信号的幅度必然超标。至于对信号造成多大影响,还和信号上升时间和驱动端到反射点处信号的时延有关。但至少这是一个潜在的问题点。幸运的是这时可以通过阻抗匹配端接解决问题。如果阻抗变化发生两次,例如线宽从8mil变到6mil后,拉出2cm后又变回8mil。那么在2cm长6mil宽线条的两个端点处都会发生反射,一次是阻抗变大,发生正反射,接着阻抗变小,发生负反射。如果两次反射间隔时间足够短,两次反射就有可能相互抵消,从而减小影响。假设传输信号为1V,第Y次正反射有0.2V被反射,1.2V继续向前传输,第二次反射有 -0.2*1.2 = 0.24v被反射回。再假设6mil线长度极短,两次反射几乎同时发生,那么总的反射电压只有0.04V,小于5%这一噪声预算要求。因此,这种反射是否影响信号,有多大影响,和阻抗变化处的时延以及信号上升时间有关。研究及实验表明,只要阻抗变化处的时延小于信号上升时间的20%,反射信号就不会造成问题。如果信号上升时间为1ns,那么阻抗变化处的时延小于0.2ns对应1.2英寸,反射就不会产生问题。也就是说,对于本例情况,6mil宽走线的长度只要小于3cm就不会有问题。
PCB制板热风整平前处理过程的好坏对热风整平的质量影响很大,该工序必须彻底清除焊盘上的油污,杂质及氧化层,为浸锡提供新鲜可焊的铜表面。现在较常采用的前处理工艺是机械式喷淋,首先是硫酸-双氧水微蚀刻,微蚀后浸酸,然后是水喷淋冲洗,热风吹干,喷助焊剂,立即热风整平。前处理不良造成的露铜现象是不分类型批次同时大量出现的,露铜点常常是分布整个板面,在边缘上更是严重。使用放大镜观察前处理后的线路板将发现焊盘上有明显残留的氧化点和污迹。出现类似情况应对微蚀溶液进行化学分析,检查第二道酸洗溶液,调整溶液的浓度更换由于时间使用过长污染严重的溶液,检查喷淋系统是否通畅。适当的延长处理时间也可提高处理效果,但需注意会出现的过腐蚀现象,返工的线路板经热风整平后处理线再在5%的盐酸溶液中处理一下,去除表面的氧化物。2.焊盘表面不洁,有残余的阻焊剂污染焊盘。目前大部份的厂家采用全板丝网印刷液态感光阻焊油墨,然后通过曝光、显影去除多余的阻焊剂,得到时间的阻焊图形。在该过程中,预烘过程控制不好,温度过高时间过长都会造成显影的困难。阻焊底片上是否有缺陷,显影液的成份及温度是否正确,显影时的速度即显影点是否正确,喷嘴是否堵塞及喷嘴的压力是否正常,水洗是否良好,其中任何一点情况都会给焊盘上留下残点。如由于底片的原因形成的露铜一般较有规律性,都在同一点上。该种情况使用放大镜可发现在露铜处有阻焊物质的残留痕迹,PCB设计一般在固化工序前应设立一岗位对图形及金属化孔内部进行检查,保证送到下一工序的印刷线路板的焊盘和金属化孔内清洁无阻焊油墨残留。3.助焊剂活性不够助焊剂的作用是改善铜表面的润湿性,保护层压板表面不过热,且为焊料涂层提供保护作用。如助焊剂活性不够,铜表面润湿性不好,焊料就不能完全覆盖焊盘,其露铜现象与前处理不佳类似,延长前处理时间可减轻露铜现象。现在的助焊剂几乎全为酸性助焊剂,内含有酸性添加剂,如酸性过高会产生咬铜现象严重,造成焊料中的铜含量高引起铅锡粗糙;酸性过低,则活性弱,会导致露铜。如铅锡槽中的铜含量大要及时除铜。工艺技术人员选择一个质量稳定可靠的助焊剂对热风整平有重要的影响,优良的助焊剂的是热风整平质量的保证。
PCB布局规则1、在通常情况下,所有的元件均应布置在电路板的同一面上,只有顶层元件过密时,才能将一些高度有限并且发热量小的器件,如贴片电阻、贴片电容、贴片IC等放在底层。2、在保证电气性能的前提下,元件应放置在栅格上且相互平行或垂直排列,以求整齐、美观,在一般情况下不允许元件重叠;元件排列要紧凑,元件在整个版面上应分布均匀、疏密一致。3、电路板上不同组件相临焊盘图形之间的最小间距应在1MM以上。4、离电路板边缘一般不小于2MM.电路板的最佳形状为矩形,长宽比为3:2或4:3.电路板面尺大于200MM乘150MM时,应考虑电路板所能承受的机械强度。PCB设计设置技巧PCB设计在不同阶段需要进行不同的各点设置,在布局阶段可以采用大格点进行器件布局;对于IC、非定位接插件等大器件,可以选用50~100mil的格点精度进行布局,而对于电阻电容和电感等无源小器件,可采用25mil的格点进行布局。大格点的精度有利于器件的对齐和布局的美观。PCB设计布局技巧在PCB的布局设计中要分析电路板的单元,依据起功能进行布局设计,对电路的全部元器件进行布局时,要符合以下原则:1、按照电路的流程安排各个功能电路单元的位置,使布局便于信号流通,并使信号尽可能保持一致的方向。2、以每个功能单元的核心元器件为中心,围绕他来进行布局。元器件应均匀、整体、紧凑的排列在PCB上,尽量减少和缩短各元器件之间的引线和连接。3、在高频下工作的电路,要考虑元器件之间的分布参数。一般电路应尽可能使元器件并行排列,这样不但美观,而且装旱容易,易于批量生产。
安徽厂家SMT焊接在基于信号完整性计算机分析的PCB设计方法中,最为核心的部分就是PCB板级信号完整性模型的建立,SMT焊接生产商这是与传统的设计方法的区别之处。SI模型的正确性将决定设计的正确性,而SI模型的可建立性则决定了这种设计方法的可行性。目前构成器件模型的方法有两种:一种是从元器件的电学工作特性出发,把元器件看成‘黑盒子’,测量其端口的电气特性,提取器件模型,而不涉及器件的工作原理,称为行为级模型。这种模型的代表是IBIS模型和S参数。其优点是建模和使用简单方便,节约资源,适用范围广泛,特别是在高频、非线性、大功率的情况下行为级模型是一个选择。缺点是精度较差,一致性不能保证,受测试技术和精度的影响。另一种是以元器件的工作原理为基础,从元器件的数学方程式出发,得到的器件模型及模型参数与器件的物理工作原理有密切的关系。SPICE 模型是这种模型中应用最广泛的一种。其优点是精度较高,特别是随着建模手段的发展和半导体工艺的进步和规范,人们已可以在多种级别上提供这种模型,满足不同的精度需要。缺点是模型复杂,计算时间长。一般驱动器和接收器的模型由器件厂商提供,传输线的模型通常从场分析器中提取,封装和连接器的模型即可以由场分析器提取,又可以由制造厂商提供。在电子设计中已经有多种可以用于PCB板级信号完整性分析的模型,其中最为常用的有三种,分别是SPICE、IBIS和Verilog-AMS、VHDL-AMS。