一、快速确定PCB外形设计PCB先要确定电路板的外形,通常就是在禁止布线层画出电气的布线范围。除非有特殊要求,一般电路板的形状都为矩形,长宽比一般为3:2或者4:3较为理想。在画之前可以任意画出两条横线和两条竖线,然后利用“放置工具条”里的“设置原点”工具将某一条线段的端点设为原点即坐标为(0,0),之后双击每一条线段,对其起点和终点的坐标值进行相应的更改,使4条线段首尾相接,形成一个封闭的矩形框,电路板的外型确定也就完成了。如果在画图的过程中需要调整电路板的大小,只要修改每条线段的相应坐标值即可。从成本、敷铜线长度、抗噪声能力考虑,电路板尺寸越小越好,但是板尺寸太小,则散热不良,且相邻的导线容易引起干扰。不过,当电路板的尺寸大于200mm×150mm时,应该考虑电路板的机械强度,适当加装固定孔,以便起到支撑的作用。二、元件布局开始布局之前首先要通过网络表载入元器件,这个过程中经常会遇到网络表无法完全载入的错误,主要可归为两类:一类是找不到元件,解决方法是确认原理图中已定义元件的封装形式,并确认已添加相应的PCB元件库,若仍找不到元件就要自己造一个元件封装了;另一类是丢失引脚,最常见的就是二极管、三极管的引脚丢失,这是由于原理图中的引脚一般是字母A、K、E、B、C,而PCB元件的引脚则是数字1、2、3,解决方法就是更改原理图的定义,或者更改PCB元件的定义使其一致即可。有经验的设计者一般都会根据实际元件的封装外形建立一个自己的PCB元件库,使用方便而且不易出错。进行布局时,必须要遵循一些基本规则:(1)特殊元件特殊考虑高频元件之间要尽量靠近,连线越短越好;具有高电位差的元件之间距离尽量加大;重量大的元器件应该有支架固定;发热的元件应远离热敏元件并加装相应的散热片或置于板外;电位器、可调电感线圈、可变电容、微动开关等可调元件的布局应该考虑整机的结构要求,以方便调节为准。总之,一些特殊的元器件在布局时要从元件本身的特性、机箱的结构、维修调试的方便性等多方面综合考虑,以保证做出一块稳定、好用的PCB板。
PCB上的任何一条走线在通过高频信号的情况下都会对该信号造成时延时,蛇形走线的主要作用是补偿“同一组相关”信号线中延时较小的部分,这些部分通常是没有或比其它信号少通过另外的逻辑处理;最典型的就是时钟线,通常它不需经过任何其它逻辑处理,因而其延时会小于其它相关信号。高速数字PCB板的等线长是为了使各信号的延迟差保持在一个范围内,保证系统在同一周期内读取的数据的有效性(延迟差超过一个时钟周期时会错读下一周期的数据),一般要求延迟差不超过1/4时钟周期,单位长度的线延迟差也是固定的,延迟跟线宽,线长,铜厚,板层结构有关,但线过长会增大分布电容和分布电感,使信号质量,所以时钟IC引脚一般都接RC端接,但蛇形走线并非起电感的作用,相反的,电感会使信号中的上升元中的高次谐波相移,造成信号质量恶化,所以要求蛇形线间距最少是线宽的两倍,信号的上升时间越小就越易受分布电容和分布电感的影响.因为应用场合不同具不同的作用,如果蛇形走线在电脑板中出现,其主要起到一个滤波电感的作用,提高电路的抗干扰能力,电脑主机板中的蛇形走线,主要用在一些时钟信号中,如CIClk,AGPClk,它的作用有两点:1、阻抗匹配2、滤波电感。对一些重要信号,如INTEL HUB架构中的HUBLink,一共13根,跑233MHz,要求必须严格等长,以消除时滞造成的隐患,绕线是解决办法。一般来讲,蛇形走线的线距>=2倍的线宽。PCI板上的蛇行线就是为了适应PCI33MHzClock的线长要求。若在一般普通PCB板中,是一个分布参数的 LC滤波器,还可作为收音机天线的电感线圈,短而窄的蛇形走线可做保险丝等等.
厂家PCB铝基板大量涉及蚀刻面的质量问题都集中在上板面被蚀刻的部分,而这些问题来自于蚀刻剂所产生的胶状板结物的影响。厂家PCB铝基板生产厂对这一点的了解是十分重要的,因胶状板结物堆积在铜表面上。一方面会影响喷射力,另一方面会阻档了新鲜蚀刻液的补充,使蚀刻的速度被降低。正因胶状板结物的形成和堆积,使得基板上下面的图形的蚀刻程度不同,先进入的基板因堆积尚未形成,蚀刻速度较快, 故容易被彻底地蚀刻或造成过腐蚀,而后进入的基板因堆积已形成,而减慢了蚀刻的速度。蚀刻设备的维护维护蚀刻设备的最关键因素就是要保证喷嘴的高清洁度及无阻塞物,使喷嘴能畅顺地喷射。阻塞物或结渣会使喷射时产生压力作用,冲击板面。而喷嘴不清洁,则会造成蚀刻不均匀而使整块电路板报废。明显地,设备的维护就是更换破损件和磨损件,因喷嘴同样存在着磨损的问题,所以更换时应包括喷嘴。此外,更为关键的问题是要保持蚀刻机没有结渣,因很多时结渣堆积过多会对蚀刻液的化学平衡产生影响。同样地,如果蚀刻液出现化学不平衡,结渣的情况就会愈加严重。蚀刻液突然出现大量结渣时,通常是一个信号,表示溶液的平衡出现了问题,这时应使用较强的盐酸作适当的清洁或对溶液进行补加。
从IC芯片的发展及封装形式来看,芯片体积越来越小、引脚数越来越多;同时,由于近年来IC工艺的发展,使得其速度也越来越高。这就带来了一个问题,即电子设计的体积减小导致电路的布局布线密度变大,而同时信号的频率还在提高,从而使得如何处理高速信号问题成为一个设计能否成功的关键因素。随着电子系统中逻辑复杂度和时钟频率的迅速提高,信号边沿不断变陡,印刷电路板的线迹互连和板层特性对系统电气性能的影响也越发重要。对于低频设计,线迹互连和板层的影响可以不考虑,但当频率超过50 MHz时,互连关系必须考虑,而在*定系统性能时还必须考虑印刷电路板板材的电参数。因此,高速系统的设计必须面对互连延迟引起的时序问题以及串扰、传输线效应等信号完整性(Signal Integrity,SI)问题。当硬件工作频率增高后,每一根布线网络上的传输线都可能成为发射天线,对其他电子设备产生电磁辐射或与其他设备相互干扰,从而使硬件时序逻辑产生混乱。电磁兼容性(Electromagnetic Compatibility,EMC)的标准提出了解决硬件实际布线网络可能产生的电磁辐射干扰以及本身抵抗外部电磁干扰的基本要求。1 高速数字电路设计的几个基本概念在高速数字电路中,由于串扰、反射、过冲、振荡、地弹、偏移等信号完整性问题,本来在低速电路中无需考虑的因素在这里就显得格外重要;另外,随着现有电气系统耦合结构越来越复杂,电磁兼容性也变成了一个不能不考虑的问题。要解决高速电路设计的问题,首先需要真正明白高速信号的概念。高速不是就频率的高低来说的,而是由信号的边沿速度决定的,一般认为上升时间小于4倍信号传输延迟时可视为高速信号。即使在工作频率不高的系统中,也会出现信号完整性的问题。这是由于随着集成电路工艺的提高,所用器件I/O端口的信号边沿比以前更陡更快,因此在工作时钟不高的情况下也属于高速器件,随之带来了信号完整性的种种问题。