一、PCB沉金采用的是化学沉积的方法,通过化学氧化还原反应的方法生成一层镀层,一般厚度较厚,是化学镍金金层沉积方法的一种,可以达到较厚的金层。二、PCB镀金采用的是电解的原理,也叫电镀方式。其他金属表面处理也多数采用的是电镀方式。在实际产品应用中,90%的金板是沉金板,因为镀金板焊接性差是他的致命缺点,也是导致很多公司放弃镀金工艺的直接原因!沉金工艺在印制线路表面上沉积颜色稳定,光亮度好,镀层平整,可焊性良好的镍金镀层。基本可分为四个阶段:前处理(除油,微蚀,活化、后浸),沉镍,沉金,后处理(废金水洗,DI水洗,烘干)。沉金厚度在0.025-0.1um间。金应用于电路板表面处理,因为金的导电性强,抗氧化性好,寿命长,而镀金板与沉金板最根本的区别在于,镀金是硬金(耐磨),沉金是软金(不耐磨)。1、沉金与镀金所形成的晶体结构不一样,沉金对于金的厚度比镀金要厚很多,沉金会呈金黄色,较镀金来说更黄(这是区分镀金和沉金的方法之一),镀金的会稍微发白(镍的颜色)。2、沉金与镀金所形成的晶体结构不一样,沉金相对镀金来说更容易焊接,不会造成焊接不良。沉金板的应力更易控制,对有邦定的产品而言,更有利于邦定的加工。同时也正因为沉金比镀金软,所以沉金板做金手指不耐磨(沉金板的缺点)。3、PCB沉金板只有焊盘上有镍金,趋肤效应中信号的传输是在铜层不会对信号有影响。4、沉金较镀金来说晶体结构更致密,不易产成氧化。5、随着电路板加工精度要求越来越高,线宽、间距已经到了0.1mm以下。镀金则容易产生金丝短路。沉金板只有焊盘上有镍金,所以不容易产成金丝短路。
随着PCB设计复杂度的逐步提高,对于信号完整性的分析除了反射,串扰以及EMI之外,稳定可靠的电源供应也成为设计者们重点研究的方向之一。尤其当开关器件数目不断增加,核心电压不断减小的时候,电源的波动往往会给系统带来致命的影响,于是人们提出了新的名词:电源完整性,简称PI(powerintegrity)。当今国际市场上,IC设计比较发达,但电源完整性设计还是一个薄弱的环节。因此本文提出了PCB板中电源完整性问题的产生,分析了影响电源完整性的因素并提出了解决PCB板中电源完整性问题的优化方法与经验设计,具有较强的理论分析与实际工程应用价值。二、电源噪声的起因及分析对于电源噪声的起因我们通过一个与非门电路图进行分析。图1中的电路图为一个三输入与非门的结构图,因为与非门属于数字器件,它是通过“1”和“0”电平的切换来工作的。随着IC技术的不断提高,数字器件的切换速度也越来越快,这就引进了更多的高频分量,同时回路中的电感在高频下就很容易引起电源波动。如在图1中,当与非门输入全为高电平时,电路中的三极管导通,电路瞬间短路,电源向电容充电,同时流入地线。此时由于电源线和地线上存在寄生电感,我们由公式V=LdI/dt可知,这将在电源线和地线上产生电压波动,如图2中所示的电平上升沿所引入的ΔI噪声。当与非门输入为低电平时,此时电容放电,将在地线上产生较大的ΔI噪声;而电源此时只有电路的瞬间短路所引起的电流突变,由于不存在向电容充电而使电流突变相对于上升沿来说要小。从对与非门的电路进行分析我们知道,造成电源不稳定的根源主要在于两个方面:一是器件高速开关状态下,瞬态的交变电流过大;
从IC芯片的发展及封装形式来看,芯片体积越来越小、引脚数越来越多;同时,由于近年来IC工艺的发展,使得其速度也越来越高。这就带来了一个问题,即电子设计的体积减小导致电路的布局布线密度变大,而同时信号的频率还在提高,从而使得如何处理高速信号问题成为一个设计能否成功的关键因素。随着电子系统中逻辑复杂度和时钟频率的迅速提高,信号边沿不断变陡,印刷电路板的线迹互连和板层特性对系统电气性能的影响也越发重要。对于低频设计,线迹互连和板层的影响可以不考虑,但当频率超过50 MHz时,互连关系必须考虑,而在*定系统性能时还必须考虑印刷电路板板材的电参数。因此,高速系统的设计必须面对互连延迟引起的时序问题以及串扰、传输线效应等信号完整性(Signal Integrity,SI)问题。当硬件工作频率增高后,每一根布线网络上的传输线都可能成为发射天线,对其他电子设备产生电磁辐射或与其他设备相互干扰,从而使硬件时序逻辑产生混乱。电磁兼容性(Electromagnetic Compatibility,EMC)的标准提出了解决硬件实际布线网络可能产生的电磁辐射干扰以及本身抵抗外部电磁干扰的基本要求。1 高速数字电路设计的几个基本概念在高速数字电路中,由于串扰、反射、过冲、振荡、地弹、偏移等信号完整性问题,本来在低速电路中无需考虑的因素在这里就显得格外重要;另外,随着现有电气系统耦合结构越来越复杂,电磁兼容性也变成了一个不能不考虑的问题。要解决高速电路设计的问题,首先需要真正明白高速信号的概念。高速不是就频率的高低来说的,而是由信号的边沿速度决定的,一般认为上升时间小于4倍信号传输延迟时可视为高速信号。即使在工作频率不高的系统中,也会出现信号完整性的问题。这是由于随着集成电路工艺的提高,所用器件I/O端口的信号边沿比以前更陡更快,因此在工作时钟不高的情况下也属于高速器件,随之带来了信号完整性的种种问题。
1.开料目的:根据工程资料MI的要求,在符合要求的大张板材上,裁切成小块生产板件.符合客户要求的小块板料.流程:大板料→按MI要求切板→锔板→啤圆角磨边→出板钻孔目的:根据工程资料,在所开符合要求尺寸的板料上,相应的位置钻出所求的孔径.流程:叠板销钉→上板→钻孔→下板→检查修理沉铜目的:沉铜是利用化学方法在绝缘孔壁上沉积上一层薄铜.流程:粗磨→挂板→沉铜自动线→下板→浸%稀H2SO4→加厚铜图形转移目的:图形转移是生产菲林上的图像转移到板上。流程:(蓝油流程):磨板→印第Y面→烘干→印第二面→烘干→爆光→冲影→检查;(干膜流程):麻板→压膜→静置→对位→曝光→静置→冲影→检查图形电镀目的:图形电镀是在线路图形裸露的铜皮上或孔壁上电镀一层达到要求厚度的铜层与要求厚度的金镍或锡层。流程:上板→除油→水洗二次→微蚀→水洗→酸洗→镀铜→水洗→浸酸→镀锡→水洗→下板退膜目的:用NaOH溶液退去抗电镀覆盖膜层使非线路铜层裸露出来。流程:水膜:插架→浸碱→冲洗→擦洗→过机;干膜:放板→过机蚀刻目的:蚀刻是利用化学反应法将非线路部位的铜层腐蚀去。绿油目的:绿油是将绿油菲林的图形转移到板上,起到保护线路和阻止焊接零件时线路上锡的作用。流程:磨板→印感光绿油→锔板→曝光→冲影;磨板→印第Y面→烘板→印第二面→烘板字符目的:字符是提供的一种便于辩认的标记。流程:绿油终锔后→冷却静置→调网→印字符→后锔镀金手指目的:在插头手指上镀上一层要求厚度的镍金层,使之更具有硬度的耐磨性。流程:上板→除油→水洗两次→微蚀→水洗两次→酸洗→镀铜→水洗→镀镍→水洗→镀金镀锡板 (并列的一种工艺)目的:喷锡是在未覆盖阻焊油的裸露铜面上喷上一层铅锡,以保护铜面不蚀氧化,以保证具有良好的焊接性能.流程:微蚀→风干→预热→松香涂覆→焊锡涂覆→热风平整→风冷→洗涤风干成型目的:通过模具冲压或数控锣机锣出客户所需要的形状成型的方法有机锣,啤板,手锣,手切说明:数据锣机板与啤板的精确度较高,手锣其次,手切板最低具只能做一些简单的外形.测试目的:通过电子00%测试,检测目视不易发现到的开路,短路等影响功能性之缺陷.流程:上模→放板→测试→合格→FQC目检→不合格→修理→返测试→OK→REJ→报废终检目的:通过00%目检板件外观缺陷,并对轻微缺陷进行修理,避免有问题及缺陷板件流出.具体工作流程:来料→查看资料→目检→合格→FQA抽查→合格→包装→不合格→处理→检查OKa
厂家贴片SMTVia hole导通孔起线路互相连结导通的作用,电子行业的发展,同时也促进PCB的发展,也对印制板制作工艺和表面贴装技术提出更高要求。贴片SMT生产商Via hole塞孔工艺应运而生,同时应满足下列要求:(一)导通孔内有铜即可,阻焊可塞可不塞;(二)导通孔内必须有锡铅,有一定的厚度要求(4微米),不得有阻焊油墨入孔,造成孔内藏锡珠;(三)导通孔必须有阻焊油墨塞孔,不透光,不得有锡圈,锡珠以及平整等要求。随着电子产品向“轻、薄、短、小”方向发展,PCB也向高密度、高难度发展,因此出现大量SMT、BGA的PCB,而客户在贴装元器件时要求塞孔,主要有五个作用:(一)防止PCB过波峰焊时锡从导通孔贯穿元件面造成短路;特别是我们把过孔放在BGA焊盘上时,就必须先做塞孔,再镀金处理,便于BGA的焊接。(二)避免助焊剂残留在导通孔内;(三)电子厂表面贴装以及元件装配完成后PCB在测试机上要吸真空形成负压才完成:(四)防止表面锡膏流入孔内造成虚焊,影响贴装;
如果阻抗变化只发生一次,例如线宽从8mil变到6mil后,一直保持6mil宽度这种情况,要达到突变处信号反射噪声不超过电压摆幅的5%这一噪声预算要求,阻抗变化必须小于10%。这有时很难做到,以 FR4板材上微带线的情况为例,我们计算一下。如果线宽8mil,线条和参考平面之间的厚度为4mil,特性阻抗为46.5欧姆。线宽变化到6mil后特性阻抗变成54.2欧姆,阻抗变化率达到了20%。反射信号的幅度必然超标。至于对信号造成多大影响,还和信号上升时间和驱动端到反射点处信号的时延有关。但至少这是一个潜在的问题点。幸运的是这时可以通过阻抗匹配端接解决问题。如果阻抗变化发生两次,例如线宽从8mil变到6mil后,拉出2cm后又变回8mil。那么在2cm长6mil宽线条的两个端点处都会发生反射,一次是阻抗变大,发生正反射,接着阻抗变小,发生负反射。如果两次反射间隔时间足够短,两次反射就有可能相互抵消,从而减小影响。假设传输信号为1V,第Y次正反射有0.2V被反射,1.2V继续向前传输,第二次反射有 -0.2*1.2 = 0.24v被反射回。再假设6mil线长度极短,两次反射几乎同时发生,那么总的反射电压只有0.04V,小于5%这一噪声预算要求。因此,这种反射是否影响信号,有多大影响,和阻抗变化处的时延以及信号上升时间有关。研究及实验表明,只要阻抗变化处的时延小于信号上升时间的20%,反射信号就不会造成问题。如果信号上升时间为1ns,那么阻抗变化处的时延小于0.2ns对应1.2英寸,反射就不会产生问题。也就是说,对于本例情况,6mil宽走线的长度只要小于3cm就不会有问题。