产生网络表:网络表是电路原理图设计(SCH)与印制电路板设计(PCB)之间的一座桥梁,它是电路板自动的灵魂。网络表可以从电路原理图中获得,也可从印制电路板中提取出来。(3)印制电路板的设计:印制电路板的设计主要是针对PROTEL99的另外一个重要的部分PCB而言的,在这个过程中,我们借助PROTEL99提供的强大功能实现电路板的版面设计,完成高难度的等工作。但在实践中,具体主要以下面细分步骤为主:一、电路版设计的先期工作1、利用原理图设计工具绘制原理图,并且生成对应的网络表。当然,有些特殊情况下,如电路版比较简单,已经有了网络表等情况下也可以不进行原理图的设计,直接进入PCB设计系统,在PCB设计系统中,可以直接取用零件封装,人工生成网络表。2、手工更改网络表将一些元件的固定用脚等原理图上没有的焊盘定义到与它相通的网络上,没任何物理连接的可定义到地或保护地等。将一些原理图和PCB封装库中引脚名称不一致的器件引脚名称改成和PCB封装库中的一致,特别是二、三极管等。二、画出自己定义的非标准器件的封装库建议将自己所画的器件都放入一个自己建立的PCB库专用设计文件。三、设置PCB设计环境和绘制印刷电路的版框含中间的镂空等1、进入PCB系统后的第Y步就是设置PCB设计环境,包括设置格点大小和类型,光标类型,版层参数,布线参数等等。大多数参数都可以用系统默认值,而且这些参数经过设置之后,符合个人的习惯,以后无须再去修改。2、规划电路版,主要是确定电路版的边框,包括电路版的尺寸大小等等。在需要放置固定孔的地方放上适当大小的焊盘。对于3mm的螺丝可用6.5~8mm的外径和3.2~3.5mm内径的焊盘对于标准板可从其它板或PCBizard中调入。注意-在绘制电路版地边框前,一定要将当前层设置成KeepOut层,即禁止布线层。四、打开所有要用到的PCB库文件后,调入网络表文件和修改零件封装这一步是非常重要的一个环节,网络表是PCB自动布线的灵魂,也是原理图设计与印象电路版设计的接口,只有将网络表装入后,才能进行电路版的布线。在原理图设计的过程中,ERC检查不会涉及到零件的封装问题。因此,原理图设计时,零件的封装可能被遗忘,在引进网络表时可以根据设计情况来修改或补充零件的封装。当然,可以直接在PCB内人工生成网络表,并且指定零件封装。
线路板打样本身的基板是由隔热、并不易弯曲的材质所制作成。在表层能够看到的很小线路材料是铜箔,原本铜箔是覆盖在整个线路板板上的,并且在生产过程中部份被蚀刻掉,留下来的就变成网状的细小线路了。这些线路被称作导线或称布线,用来提供线路板上零件的电路连接。通常PCB板的颜色都是棕色或是绿色,这是阻焊漆的颜色。是绝缘的防护层,可以保护铜线,也可以防止零件被焊到错误的地方。现在显卡和主板上都是多层板,很大程度上可以增加布线的面积。多层板用上了更多单或双面的布线板,并在每层板间放进一层绝缘层后压合。PCB板的层数就代表了有几层独立的布线层,通常层数都是偶数,并且包含最外侧的两层,常见的PCB板一般是4~8层的结构。很多PCB板的层数可以通过观看PCB板的切面看出来。但实际上,没有人能有这么好的眼力。所以,下面再教大家一种方法。多层板打样的电路连接是通过埋孔和盲孔技术,主板和显示卡大多使用4层的PCB板,也有些是采用6、8层,甚至10层的PCB板。要想看出是PCB有多少层,通过观察导孔就可以辩识,因为在主板和显示卡上使用的4层板是第1、第4层走线,其他几层另有用途(地线和电源)。所以,同双层板一样,导孔会打穿PCB板。如果有的导孔在PCB板正面出现,却在反面找不到,那么就一定是6/8层板了。如果PCB板的正反面都能找到相同的导孔,自然就是4层板了。把主板对着有光处,看到导孔的位置,如果能透光,这就是8/6层板,否就是四层板.
专业PCB打样Via hole导通孔起线路互相连结导通的作用,电子行业的发展,同时也促进PCB的发展,也对印制板制作工艺和表面贴装技术提出更高要求。PCB打样生产商Via hole塞孔工艺应运而生,同时应满足下列要求:(一)导通孔内有铜即可,阻焊可塞可不塞;(二)导通孔内必须有锡铅,有一定的厚度要求(4微米),不得有阻焊油墨入孔,造成孔内藏锡珠;(三)导通孔必须有阻焊油墨塞孔,不透光,不得有锡圈,锡珠以及平整等要求。随着电子产品向“轻、薄、短、小”方向发展,PCB也向高密度、高难度发展,因此出现大量SMT、BGA的PCB,而客户在贴装元器件时要求塞孔,主要有五个作用:(一)防止PCB过波峰焊时锡从导通孔贯穿元件面造成短路;特别是我们把过孔放在BGA焊盘上时,就必须先做塞孔,再镀金处理,便于BGA的焊接。(二)避免助焊剂残留在导通孔内;(三)电子厂表面贴装以及元件装配完成后PCB在测试机上要吸真空形成负压才完成:(四)防止表面锡膏流入孔内造成虚焊,影响贴装;
覆铜,就是将PCB上闲置的空间作为基准面,然后用固体铜填充,这些铜区又称为灌铜。敷铜的意义在于,减小地线阻抗,提高抗干扰能力;降低压降,提高电源效率;还有,与地线相连,减小环路面积。如果PCB的地较多,有SGND、AGND、GND,等等,如何覆铜?我的做法是,根据PCB板面位置的不同,分别以最主要的“地”作为基准参考来独立覆铜,数字地和模拟地分开来敷铜自不多言。同时在覆铜之前,首先加粗相应的电源连线:V5.0V、V3.6V、V3.3V(SD卡供电),等等。这样一来,就形成了多个不同形状的多变形结构。覆铜需要处理好几个问题:一是不同地的单点连接,二是晶振附近的覆铜,电路中的晶振为一高频发射源,做法是在环绕晶振敷铜,然后将晶振的外壳另行接地。三是孤岛(死区)问题,如果觉得很大,那就定义个地过孔添加进去也费不了多大的事。另外,大面积覆铜好还是网格覆铜好,不好一概而论。为什么呢?大面积覆铜,如果过波峰焊时,板子就可能会翘起来,甚至会起泡。从这点来说,网格的散热性要好些。通常是高频电路对抗干扰要求高的多用网格,低频电路有大电流的电路等常用完整的铺铜。补充下:在数字电路中,特别是带MCU的电路中,兆级以上工作频率的电路,敷铜的作用就是为了降低整个地平面的阻抗。更具体的处理方法我一般是这样来操作的:各个核心模块(也都是数字电路)在允许的情况下也会分区敷铜,然后再用线把各个敷铜连接起来,这样做的目的也是为了减小各级电路之间的影响。对于数字电路模拟电路 混合的电路,地线的独立走线,以及到最后到电源滤波电容处的汇总就不多说了,大家都清楚。不过有一点:模拟电路里的地线分布,很多时候不能简单敷成一片铜皮就了事,因为模拟电路里很注重前后级的互相影响,而且模拟地也要求单点接地,所以能不能把模拟地敷成铜皮还得根据实际情况处理。(这就要求对所用到的模拟IC的一些特殊性能还是要了解的)
PCB设计是一个细致的工作,需要的就是细心和耐心。刚开始做设计的新手经常犯的错误就是一些细节错误。器件管脚弄错了,器件封装用错了,管脚顺序画反了等等,有些可以通过飞线来解决,有些可能就让一块板子直接变成了废品。画封装的时候多检查一遍,投板之前把封装打印出来和实际器件比一下,多看一眼,多检查一遍不是强迫症,只是让这些容易犯的低级错误尽量避免。否则设计的再好看的板子,上面布满飞线,也就远谈不上优秀了。(二) 学会设置规则其实现在不光高级的PCB设计软件需要设置布线规则,一些简单易用的PCB工具同样可以进行规则设置。人脑毕竟不是机器,那就难免会有疏忽有失误。所以把一些容易忽略的问题设置到规则里面,让电脑帮助我们检查,尽量避免犯一些低级错误。另外,完善的规则设置能更好的规范后面的工作。所谓磨刀不误砍柴工,板子的规模越复杂规则设置的重要性越突出。现在很多EDA工具都有自动布线功能,如果规则设置足够详细,让工具自己帮你去设计,你在一旁喝杯咖啡,不是更惬意的事情吗?(三) 为别人考虑的越多,自己的工作越少在进行PCB设计的时候,尽量多考虑一些最终使用者的需求。比如,如果设计的是一块开发板,那么在进行PCB设计的时候就要考虑放置更多的丝印信息,这样在使用的时候会更方便,不用来回的查找原理图或者找设计人员支持了。如果设计的是一个量产产品,那么就要更多的考虑到生产线上会遇到的问题,同类型的器件尽量方向一致,器件间距是否合适,板子的工艺边宽度等等。这些问题考虑的越早,越不会影响后面的设计,也可以减少后面支持的工作量和改板的次数。看上去开始设计上用的时间增加了,实际上是减少了自己后续的工作量。在板子空间信号允许的情况下,尽量放置更多的测试点,提高板子的可测性,这样在后续调试阶段同样能节省更多的时间,给发现问题提供更多的思路。
从IC芯片的发展及封装形式来看,芯片体积越来越小、引脚数越来越多;同时,由于近年来IC工艺的发展,使得其速度也越来越高。这就带来了一个问题,即电子设计的体积减小导致电路的布局布线密度变大,而同时信号的频率还在提高,从而使得如何处理高速信号问题成为一个设计能否成功的关键因素。随着电子系统中逻辑复杂度和时钟频率的迅速提高,信号边沿不断变陡,印刷电路板的线迹互连和板层特性对系统电气性能的影响也越发重要。对于低频设计,线迹互连和板层的影响可以不考虑,但当频率超过50 MHz时,互连关系必须考虑,而在*定系统性能时还必须考虑印刷电路板板材的电参数。因此,高速系统的设计必须面对互连延迟引起的时序问题以及串扰、传输线效应等信号完整性(Signal Integrity,SI)问题。当硬件工作频率增高后,每一根布线网络上的传输线都可能成为发射天线,对其他电子设备产生电磁辐射或与其他设备相互干扰,从而使硬件时序逻辑产生混乱。电磁兼容性(Electromagnetic Compatibility,EMC)的标准提出了解决硬件实际布线网络可能产生的电磁辐射干扰以及本身抵抗外部电磁干扰的基本要求。1 高速数字电路设计的几个基本概念在高速数字电路中,由于串扰、反射、过冲、振荡、地弹、偏移等信号完整性问题,本来在低速电路中无需考虑的因素在这里就显得格外重要;另外,随着现有电气系统耦合结构越来越复杂,电磁兼容性也变成了一个不能不考虑的问题。要解决高速电路设计的问题,首先需要真正明白高速信号的概念。高速不是就频率的高低来说的,而是由信号的边沿速度决定的,一般认为上升时间小于4倍信号传输延迟时可视为高速信号。即使在工作频率不高的系统中,也会出现信号完整性的问题。这是由于随着集成电路工艺的提高,所用器件I/O端口的信号边沿比以前更陡更快,因此在工作时钟不高的情况下也属于高速器件,随之带来了信号完整性的种种问题。