随着集成电路输出开关速度提高以及PCB板密度增加，信号完整性已经成为高速数字PCB设计必须关心的问题之一。元器件和PCB板的参数、元器件在PCB板上的布局、高速信号的布线等因素，都会引起信号完整性问题，导致系统工作不稳定，甚至完全不工作。如何在PCB板的设计过程中充分考虑到信号完整性的因素，并采取有效的控制措施，已经成为当今PCB设计业界中的一个热门课题。基于信号完整性计算机分析的高速数字PCB板设计方法能有效地实现PCB设计的信号完整性。1. 信号完整性问题概述信号完整性(SI)是指信号在电路中以正确的时序和电压作出响应的能力。如果电路中信号能够以要求的时序、持续时间和电压幅度到达IC，则该电路具有较好的信号完整性。反之，当信号不能正常响应时，就出现了信号完整性问题。从广义上讲，信号完整性问题主要表现为5个方面：延迟、反射、串扰、同步切换噪声(SSN)和电磁兼容性(EMI)。延迟是指信号在PCB板的导线上以有限的速度传输，信号从发送端发出到达接收端，其间存在一个传输延迟。信号的延迟会对系统的时序产生影响，在高速数字系统中，传输延迟主要取决于导线的长度和导线周围介质的介电常数。另外，当PCB板上导线(高速数字系统中称为传输线)的特征阻抗与负载阻抗不匹配时，信号到达接收端后有一部分能量将沿着传输线反射回去，使信号波形发生畸变，甚至出现信号的过冲和下冲。信号如果在传输线上来回反射，就会产生振铃和环绕振荡。

(一) 画好原理图很多工程师都觉得layout工作更重要一些，原理图就是为了生成网表方便PCB做检查用的。其实，在后续电路调试过程中原理图的作用会更大一些。无论是查找问题还是和同事交流，还是原理图更直观更方便。另外养成在原理图中做标注的习惯，把各部分电路在layout的时候要注意到的问题标注在原理图上，对自己或者对别人都是一个很好的提醒。层次化原理图，把不同功能不同模块的电路分成不同的页，这样无论是读图还是以后重复使用都能明显的减少工作量。使用成熟的设计总是要比设计新电路的风险小。每次看到把所有电路都放在一张图纸上，一片密密麻麻的器件，脑袋就能大一圈。(二) 好好进行电路布局心急的工程师画完原理图，把网表导入PCB后就迫不及待的把器件放好，开始拉线。其实一个好的PCB布局能让你后面的拉线工作变得简单，让你的PCB工作的更好。每一块板子都会有一个信号路径，PCB布局也应该尽量遵循这个信号路径，让信号在板子上可以顺畅的传输，人们都不喜欢走迷宫，信号也一样。如果原理图是按照模块设计的，PCB也一样可以。按照不同的功能模块可以把板子划分为若干区域。模拟数字分开，电源信号分开，发热器件和易感器件分开，体积较大的器件不要太靠近板边，注意射频信号的屏蔽等等……多花一分的时间去优化PCB的布局，就能在拉线的时候节省更多的时间。

天津开发FPC柔性版【第Y招】多层板布线高频电路往往集成度较高，布线密度大，采用多层板既是布线所必须，也是降低干扰的有效手段。开发FPC柔性版在PCB Layout阶段，合理的选择一定层数的印制板尺寸，能充分利用中间层来设置屏蔽，更好地实现就近接地，并有效地降低寄生电感和缩短信号的传输长度，同时还能大幅度地降低信号的交叉干扰等，所有这些方法都对高频电路的可靠性有利。有资料显示，同种材料时，四层板要比双面板的噪声低20dB。但是，同时也存在一个问题，PCB半层数越高，制造工艺越复杂，单位成本也就越高，这就要求我们在进行PCB Layout时，除了选择合适的层数的PCB板，还需要进行合理的元器件布局规划，并采用正确的布线规则来完成设计。　　【第二招】高速电子器件管脚间的引线弯折越少越好　　高频电路布线的引线最好采用全直线，需要转折，可用45度折线或者圆弧转折，这种要求在低频电路中仅仅用于提高铜箔的固着强度，而在高频电路中，满足这一要求却可以减少高频信号对外的发射和相互间的耦合。　　【第三招】高频电路器件管脚间的引线越短越好　　信号的辐射强度是和信号线的走线长度成正比的，高频的信号引线越长，它就越容易耦合到靠近它的元器件上去，所以对于诸如信号的时钟、晶振、DDR的数据、LVDS线、USB线、HDMI线等高频信号线都是要求尽可能的走线越短越好。　　【第四招】高频电路器件管脚间的引线层间交替越少越好　　所谓“引线的层间交替越少越好”是指元件连接过程中所用的过孔(Via)越少越好。据侧，一个过孔可带来约0.5pF的分布电容，减少过孔数能显著提高速度和减少数据出错的可能性。

随着PCB设计复杂度的逐步提高，对于信号完整性的分析除了反射，串扰以及EMI之外，稳定可靠的电源供应也成为设计者们重点研究的方向之一。尤其当开关器件数目不断增加，核心电压不断减小的时候，电源的波动往往会给系统带来致命的影响，于是人们提出了新的名词：电源完整性，简称PI(powerintegrity)。当今国际市场上，IC设计比较发达，但电源完整性设计还是一个薄弱的环节。因此本文提出了PCB板中电源完整性问题的产生，分析了影响电源完整性的因素并提出了解决PCB板中电源完整性问题的优化方法与经验设计，具有较强的理论分析与实际工程应用价值。二、电源噪声的起因及分析对于电源噪声的起因我们通过一个与非门电路图进行分析。图1中的电路图为一个三输入与非门的结构图，因为与非门属于数字器件，它是通过“1”和“0”电平的切换来工作的。随着IC技术的不断提高，数字器件的切换速度也越来越快，这就引进了更多的高频分量，同时回路中的电感在高频下就很容易引起电源波动。如在图1中，当与非门输入全为高电平时，电路中的三极管导通，电路瞬间短路，电源向电容充电，同时流入地线。此时由于电源线和地线上存在寄生电感，我们由公式V=LdI/dt可知，这将在电源线和地线上产生电压波动，如图2中所示的电平上升沿所引入的ΔI噪声。当与非门输入为低电平时，此时电容放电，将在地线上产生较大的ΔI噪声;而电源此时只有电路的瞬间短路所引起的电流突变，由于不存在向电容充电而使电流突变相对于上升沿来说要小。从对与非门的电路进行分析我们知道，造成电源不稳定的根源主要在于两个方面：一是器件高速开关状态下，瞬态的交变电流过大;

解决EMI问题的办法很多，现代的EMI抑制方法包括：利用EMI抑制涂层、选用合适的EMI抑制零配件和EMI仿真设计等。本文从最基本的PCB布板出发，讨论PCB分层堆叠在控制EMI辐射中的作用和设计技巧。电源汇流排在IC的电源引脚附近合理地安置适当容量的电容，可使IC输出电压的跳变来得更快。然而，问题并非到此为止。由于电容呈有限频率响应的特性，这使得电容无法在全频带上生成干净地驱动IC输出所需要的谐波功率。除此之外，电源汇流排上形成的瞬态电压在去耦路径的电感两端会形成电压降，这些瞬态电压就是主要的共模EMI干扰源。我们应该怎么解决这些问题?就我们电路板上的IC而言，IC周围的电源层可以看成是优良的高频电容器，它可以收集为干净输出提供高频能量的分立电容器所泄漏的那部份能量。此外，优良的电源层的电感要小，从而电感所合成的瞬态信号也小，进而降低共模EMI。当然，电源层到IC电源引脚的连线必须尽可能短，因为数位信号的上升沿越来越快，最好是直接连到IC电源引脚所在的焊盘上，这要另外讨论。为了控制共模EMI，电源层要有助于去耦和具有足够低的电感，这个电源层必须是一个设计相当好的电源层的配对。有人可能会问，好到什么程度才算好?问题的答案取决于电源的分层、层间的材料以及工作频率(即IC上升时间的函数)。通常，电源分层的间距是6mil，夹层是FR4材料，则每平方英寸电源层的等效电容约为75pF。显然，层间距越小电容越大。